请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE7950 工具与软件：
您好
我使用的是 AFE7950的定制板，其中我使用的是2个 ADC 和 DAC 通道。 我使用 TI 采集卡测试了电路板、并完成了 Latte 脚本。 同样,我已经生成了 C 代码。 因为我正在使用 Agilex FPGA ,所以 C 代码被用作 mif 文件,并存储在 FPGA 内存中。
我使用以下方法来配置 AFE
1：在 SPI 的1 MHz 中写入配置文件
2：跳过读取过程并添加延迟以补偿。
3：跳过投票并添加 msec 条款的延迟以补偿相同的。
4：按照 c 代码遵循所有延迟。
这样,我可以从 ADC 获得完美的输出,甚至 JESED 链路也可以用于 ADC 以及 DAC ,但没有来自 DAC 的输出。
有什么东西可以被检查吗？
此致
维卡斯
