• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 252 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7950：AFE7950相位噪声-参考时钟频谱纯度……

admin
Guru**** 2387830 points
Other Parts Discussed in Thread: AFE7950
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1382936/afe7950-afe7950-phase-noise---reference-clk-spectral-purity

器件型号：AFE7950

工具与软件：

早上好！

我要使用 AFE7950支持多种设计。  这些设计都处于各种开发状态。  其中一种设计是使用频谱纯度相对较低的外部基准振荡器。  PSD 在低频时特别高。  因此、提供给 AFE7950的参考时钟不是很好。  我需要量化使用我认为非常糟糕的时钟所产生的影响。  我有几个问题...

1) 1) TI 是否提供有关 AFE7950时钟的频谱纯度的任何设计指导？

2) 2) TI 是否有7950的行为模型？  一个接近的替代物也会很好...  最好使用 MATLAB 模型、但 任何东西都有助于...

我正在开发一个合适的模型、但这样做需要时间。  相关时钟具有较差的近端特性和宽带特性。  这使相位噪声过程的建模变得有点困难。   

欢迎您提供任何建议或帮助！

此致、

/jw   

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    您能解释一下频谱纯度是什么意思吗？ 您是指具有高杂散的振荡器、它的相位噪声还是其他类型的振荡器？ 如果您指的是相位噪声、则值得注意的是、两个相位中最差的相位噪声将占主导地位。 计算 RMS 电流。

    关于 7950的行为模型、我们在安全文件夹中提供了 DDC 和 DUC 的 MATLAB 模型。 但让我在内部向团队核实。

    此致！

    Camilo

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Camilo,

    下午好！   感谢快速响应。   我主要关心的是相位噪声。  时钟以2.5GHz 运行。  集成抖动大约为69.9ps。  预测的近端相位噪声(< 100kHz)相当糟糕、占集成抖动的99%以上。  我可以提供 PSD、如果这会有帮助。  接收器适用于 SNR 裕度非常小的应用。  我将在接下来的几天内对其进行建模、如果 TI 有关于时钟相位噪声要求的任何指导(传闻或其他)、我会很感激。

    感谢您对 DUC/DDC 的关注！  我想我有安全文件夹中的 DDC/DUC 模型。  这项功能已经启动并运行了一段时间、但我不确定它是否采用外部时钟。  今天下午、我来看看。      

    你们可以提供的任何帮助都将是非常受欢迎的...   7月4日快乐安全！

    此致、

    /jw

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：  

    只需要确保、在使用 外部基准振荡器时 、您是计划使用 AFE 的内部 PLL 还是绕过 PLL？

    此致！

    Camilo

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    问得好。   我不确定是否有人会想到这一点。   我一直在假设使用内部 PLL 进行性能建模、假定内部 PLL 可能是更好的选择、但是对此的建议也会更好。。。  

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    如果主要问题是近端相位噪声、PLL 不会帮助解决该问题。 因为 Fref CLOSE IN 相位噪声在环路滤波器带宽内控制 PLL 的相位噪声输出、从而支配 CLOSE IN 相位噪声。 Clock+AFE 产生的相位噪声将由两者中的最差相位噪声主导。 计算 RMS 电流。 如果您希望从时钟中清除相位噪声、则需要使用抖动清除器等工具。

    我们也不提供 AFE7950的完整 MATLAB 行为模型。 我们在安全文件夹中提供了用于 DDC 和 DUC 的 MATLAB 模型。

    此致！

    Camilo