[参考译文] AFE7950：AFE7950相位噪声-参考时钟频谱纯度……

尊敬的 John：

您能解释一下频谱纯度是什么意思吗？ 您是指具有高杂散的振荡器、它的相位噪声还是其他类型的振荡器？ 如果您指的是相位噪声、则值得注意的是、两个相位中最差的相位噪声将占主导地位。 计算 RMS 电流。

关于 7950的行为模型、我们在安全文件夹中提供了 DDC 和 DUC 的 MATLAB 模型。 但让我在内部向团队核实。

此致！

Camilo

Camilo,

下午好！   感谢快速响应。   我主要关心的是相位噪声。  时钟以2.5GHz 运行。  集成抖动大约为69.9ps。  预测的近端相位噪声(< 100kHz)相当糟糕、占集成抖动的99%以上。  我可以提供 PSD、如果这会有帮助。  接收器适用于 SNR 裕度非常小的应用。  我将在接下来的几天内对其进行建模、如果 TI 有关于时钟相位噪声要求的任何指导(传闻或其他)、我会很感激。

感谢您对 DUC/DDC 的关注！  我想我有安全文件夹中的 DDC/DUC 模型。  这项功能已经启动并运行了一段时间、但我不确定它是否采用外部时钟。  今天下午、我来看看。      

你们可以提供的任何帮助都将是非常受欢迎的...   7月4日快乐安全！

此致、

/jw

尊敬的 John：  

只需要确保、在使用 外部基准振荡器时 、您是计划使用 AFE 的内部 PLL 还是绕过 PLL？

此致！

Camilo

问得好。   我不确定是否有人会想到这一点。   我一直在假设使用内部 PLL 进行性能建模、假定内部 PLL 可能是更好的选择、但是对此的建议也会更好。。。