This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7950:同步

Guru**** 1807890 points
Other Parts Discussed in Thread: AFE7950, AFE7950EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1420448/afe7950-sync

器件型号:AFE7950

工具与软件:

我们尝试使用​​在 Latte 中生成的设置值在 AFE7950 (TX)和 FPGA (RX)之间建立链路。
AFE7950发送/k28.5/并确认已在 FPGA 中接收/k28.5/。
SYNC ~由基于 LMFC 的接收器的 FPGA 生成、但数据不是从 AFE7950输出、并且/k28.5/保持。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您是否能够在 AFE 端进行探测并验证 AFE 是否看到来自 FPGA 的同步? 您发现的错误是在 AFE 未接收到 SYNC 信号时最常见的。

    在您的配置中、您是否使用 CMOS Syncor LVDS Sync?  

    此致、

    David Chaparro  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    使用 Latte 生成的设置。

    "S1_OnboardClk_RX_250m_TX_FB_500m.py"可识别同步并输出数据。

    "S3_OnboardClk_RX_TX_500m_fb_disabled.py"不识别 SYNC 并保留/k28.5/。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!


    这两个文件是否有任何更新? 您是否可以检查 sysParams.syncLoopBack 参数是否设置为"True"?

    此致、

    David Chaparro  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    两者都是"sysParams.syncloopback = true"。
    更改位置已更改为"Sysparams.rxnco0"至"950"和"logdumpinst.logformat = 0x40"。
    这两者都进行了更改。
    没有其他更改。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yuuki:

    在 FPGA 端、您是使用 Xilinx JESD IP 还是 TI JESD204c IP?

    在 FPGA 侧、您是否会看到它将同步信号拉至"高电平";如果您在 AFE7950EVM 上进行探测、您是否看到同步信号接近 AFE、您是否看到信号变为"高电平"?  

    理想情况下、SYNC 信号应保持高电平、然后 FPGA 应将其拉低  、AFE 应发送/k28.5/、当 FPGA 锁定到此信号时、它应将 SYNC 信号拉回高电平、AFE 应开始发送数据。

    此致、

    David Chaparro