This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7950:同步输出

Guru**** 2342680 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1461296/afe7950-sync-out

器件型号:AFE7950

工具与软件:

TX JESD 链路建立后、
SYNC OUT 重复启用和禁用。
它不是周期性的(如脉冲)。
AFE 或 FPGA 上都没有 JESD 错误。
我将向您发送 Latte 设置。
您能帮我确定哪里出了问题吗?

e2e.ti.com/.../4774.Afe79xxPg1.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yuuki:

    在 FPGA 端、您是使用 Xilinx JESD IP 还是 TI JESD IP?  此问题是否仅在 TX JESD 链路上出现、或者您是否也在 Rx JESD 链路上看到?

    您可以检查的一件事是您的 JESD IP 是否正在检查来自每个通道的 ILA 数据?  

    此致、

    David Chaparro