请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AFE7950EVM 主题中讨论的其他器件： LMK04828、 AFE7950
工具与软件：
我们的设置：
- AMD ZCU102
- 两个 TI AFE7950EVM
- 外部时钟
两个 LMK04828由同一个时钟馈送、并实现同步。 这会在两个 AFE7950EVM 之间产生同步的 REFCLK 和 SYSREF。 SYSREF 永久打开。
我们使用选项
-
useSpiSysref = False
-
Continuous Sysref = True
根据手册、这应该可以确保确定性延迟、但如果重新配置一个 AFE7950、我们会观察到载波频率(目前为2.2GHz)之间的相位关系不断变化。 由于同步的 SYSREF、我们预计所有 PLL 分频器都将复位。
通过此设置、是否有可能在载波之间获得确定性的相位关系？ 这里的问题是什么？
