[参考译文] IWR6843：硬件触发模式、SYNC_IN 周期性

你好、Kei。

这看起来正确、只要前一帧结束和下一帧(上升沿)开始之间的延迟大于150us、并且延迟小于300us (由 SYNC_IN 上升沿和下降沿的脉冲宽度表示)、那么这应该是正确的图。

此致、

Santosh

您好、Santosh、

要求前一帧结束与下一帧开始(脉冲的上升沿)之间的间隔应小于300 µs、这称为"建议"、而不是"强制"。 因此、我认为此间隔超过300 µs 是可以接受的。 我的理解是否正确？

此致、
Kei

你好、Kei。

如果建议不要超过该时间限制、我不建议超过该限制、因为这可能会导致器件固件无法表征或不支持的意外行为。

此致、

Santosh

您好、Santosh、

感谢您的答复。
我认为帧触发延迟(在下图中由 δ 表示)由 frameCfg 的第7个参数设置、帧周期(在图中由 T 表示)由第5个参数设置。
这是正确的吗？

此外、如果 δ 需要 T+FET +150us < SYNC_IN PERIODICITY < T+FET δ+ 300us 且 SYNC_IN 脉冲周期是固定的(例如100ms)、则需要将帧时间配置为99.70 ~ 99.85 (帧触发延迟为0)之间。
我的理解是否正确？

此致、
Kei

你好、Kei。

Unknown 说：

我认为帧触发延迟(在下图中用 δ 表示)由 frameCfg 的第7个参数设置、帧周期(在图中用 T 表示)由第5个参数设置。
这是正确的吗？

您是对的。

Unknown 说：

此外、如果 δ 需要 T+FET +150us < SYNC_IN PERIODICITY < T+FET δ+ 300us 且 SYNC_IN 脉冲周期固定(例如100ms)、则我需要将帧时间配置为99.70 ~ 99.85 (帧触发延迟为0)。
我的理解是否正确？

我认为这是正确的,虽然我不知道这些数字是否包括这些边界。

此致、

Santosh

您好、Santosh、

感谢您的答复。 我理解解释。 最后一个问题是：为什么前一帧结束与下一帧开始之间的间隔(即脉冲的上升沿)必须小于300 µs？ 我知道指定了最小间隔(例如150 µs)、但我不清楚为什么还存在最大限制(例如300 µs)。

此致、
Kei

你好、Kei。

让我来研究一下、并在一天结束时提供最新信息。

此致、

Santosh

您好、Santosh、

请提供有关此方面的最新情况。

此致、
Kei

TI 团队大家好、

请提供有关此方面的最新情况。

此致、
Kei

你好、Kei。

因为我上周离开了城镇,所以对回应的延误表示歉意。  请允许我继续研究这一点、并在明天的最后一天提供最新情况。

此致、

Santosh

你好、Kei。

为内部电路提供在下一帧和线性调频脉冲开始之前复位的时间上限为300 μ s。

此致、

Santosh

您好、Santosh、

如果300 μs 是内部电路在下一帧或发出线性调频脉冲之前复位所需的时间、那么超过300 μs 是不是可以接受的？ 您能否详细解释一下为什么它不能超越300 μs？
我担心、如果 SYNC_IN 脉冲的周期不精确(由于个别差异或温度变化)、则无法在所有器件上使用相同的"frameCfg"设置。

此致、
Kei