请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：IWR6843AOP工具/软件：
我正在使用 IWR6843AOP 设计定制电路板。 我计划使用 JLCPCB 制造和组装这块 PCB。
在设计过程中、我指的是 IWR6843AOP EVM 的布局、并尝试尽可能遵循其布局。
但是、我遇到了与 PCB 堆叠相关的限制
。 IWR6843AOP EVM 采用定制层叠 、包括各层之间不同的铜重量（例如，一些 2 盎司的内层）、如下图所示
问题是这样 JLCPCB 不支持这种精确的堆叠配置 。 根据他们的能力页面、他们只允许：
-
外层 ：0.5 盎司或 1 盎司
-
内层 ：0.5 盎司、1 盎司或 2 盎司
虽然我想说明 EVM 对所有内层使用 2oz 铜的情况、 2oz 内层的 JLCPCB 布线/空间限制（最小布线宽度= 6.5mil） 做 无法扇出 IWR6843AOP BGA 的所有信号布线 。 这会对内层覆铜重量产生限制。
为了解决这一问题、我正在考虑：
-
保持 所有内层均采用 1oz 铜 （为 BGA 扇出保持更精细的布线/空间）
-
增加总层数 以适应适当的电源/信号完整性和返回路径
我的问题：
-
是对所有内层使用 1oz 铜、这是一种可接受的权衡 首先要考虑 IWR6843AOP 的功率和射频性能、
-
EVM 层叠中是否有任何绝对需要 2oz 覆铜的特定层（例如射频，电源，接地） 或可以通过良好的布局实践来补偿这些问题？
-
如果我增加层数（例如，从 6 层增加到 8 层或 10 层）、是否有关于如何更好地分配信号和电源平面以保持性能的指导原则？
附加上下文：
-
我的应用主要涉及短距离检测 (<10m)、并且热耗散是可控的。
如有任何使用 JLCPCB 等标准 PCB 晶圆厂构建 IWR6843AOP 板的建议、将不胜感激！
提前感谢！
