This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/1558048/tmp127-q1-can-fpga-interface-with-tmp127-q1-by-only-sio-and-sclk-but-leave-chip-select-low-all-the-time
工具/软件：
您好、
电流 FPGA 只有两个 3.3V 未使用的 IO。 它能否通过 SIO 和 SCLK 与 TMP127-Q1 连接、然后始终使 CS 保持低电平？
谢谢、
Lawrence
在保持 CS 期间、TMP127 在 16 位读取和 16 位写入之间交替。 如果控制器可以更改 SIO 引脚的方向、则可以实现。 但是、时钟同步可能会丢失。 从上电瞬间开始、如果出现意外的 SCLK 事件、则无法清除该事件并在没有 CS 的情况下与 TMP127 同步。 我不推荐。
我们拥有品类齐全的 I2C 器件产品系列、可通过双引脚接口运行。 我们还具有带 1-Wire 接口的 TMP1826。
任
