[参考译文] PGA970：PGA970–P1 输出卡在 0V、持续存在 P1_OV 故障

尊敬的 Ivan：  

欢迎来到 E2E！

您能否提供有关硬件设置的更多详细信息？ 您是否在使用 TI EVM？ 此外、您是否将固件加载到 FRAM 或 DERVAM 中？ 您是否在多个器件上发现了此问题？

谢谢、

Maggie

您好、Maggie、

感谢您的快速响应。 以下是有关我的设置的详细信息以及我观察到的特定行为：

硬件设置：我使用基于 PGA970EVM 参考设计的定制电路板。

• 通信：通过外部微控制器实现 SPI。

• 电源：24V (LVDT_PWR)。

• 输出连接：P1 输出连接到 OPA1662AIDR（配置为缓冲器/滤波器）、该器件也以 24V 电压供电

固件加载：我通过 SPI 使用直接寄存器配置。

• 序列：上电->复位 MCU ->发送 SPI 配置序列 (RAM)。

• 我确保首先配置 ADC 时钟（根据数据表要求）、以允许 DAC/波形发生器运行。

问题状态：[选择一个：“我已在多个装置上观察到这一点。“ 或者“我目前在一个原型上看到了这个。“]

新的诊断数据：自我的第一篇文章以来、我已经执行了进一步的表征、下面是关键行为：

1. 高静态电流：该电路板在无负载且无信号输出的情况下消耗 30mA（输出使能= 1）。

2. 稳压器正常：我探测了所有内部稳压器引脚（AVDD、DVDD、VREF 等）、并且它们符合数据表规格。

3. P2 故障：即使在单端模式下、P2 也会卡在 0V（它不会稳定至预期的共模电压）、而 P1 也为 0V

4. flag：该P1_OV标志在启用输出时立即置为有效。

30mA 消耗是否可以指示由于 P2（共模）故障、输出级被锁存在保护状态？

谢谢、Ivan

尊敬的 Ivan：  

您能分享原理图吗？ 30mA 不一定非同寻常 — 如果我记得没错，我们的 EVM 会消耗 20 –30mA、但这主要是由于 OWI 电路所致。 因此、如果您从我们的原理图中复制了 OWI 电路、那么我认为这种电流消耗似乎是可以接受的。  

只是为了确认、器件中没有固件？ PGA970 是开放核心器件、因此需要固件才能运行。 大多数控制和状态寄存器都是易失性的、因此在为器件上电时必须重新初始化它们、除非您有固件。  

当您说“卡住“在 0V 时、您能具体一点吗？ 为了读取/写入寄存器、器件 MCU 必须处于复位状态（您正在这样做）。 您是否正看到输出卡在 0V？ 或者、您是否在重新启动器件 MCU 后看到了这种行为？

谢谢、

Maggie  

您好、Maggie、

为了阐明硬件设置：我的原理图遵循 TI EVM 设计、但我移除了 OWI 元件以简化电路。

• GATE 引脚：我已将 GATE 引脚直接连接到 GND（相当于在 EVM 上填充跳线 J19）。

• 电源：我已将主电源直接连接到 VDD 和 LVDT_PWR（相当于在 EVM 上组装跳线 J18）。

  

初始化序列：

1. 复位：我将 M0 保持在复位状态并启用数字接口 (MICRO_INTERFACE_CONTROL = 0x03)。

2. 电源：我写入0x04ALPWR寄存器。

3. 模拟设置：我将波形发生器配置为静态直流输出（中标度偏移）、并设置LVDT_OP_CTRL为 0xC2（单端模式，增益= 1）。

4. 环路：我持续监控状态。 PSMON1报告0x00（电源正常）、但AFEDIAG仍然存在P1_OV错误。

具体症状：器件配置为单端模式时、P2 引脚（共模基准）应约为 1.25V。但是、我在 P2 上测得的电压恒定为 25.2mV。

硬件测量：为了研究输出级是否物理受到影响、我测量了输出引脚相对于地的电阻（移除了电源）：

• P1 至 GND：~10kΩ（正常）

• P2 至 GND：1.2Ω（短接）

问题：鉴于 P2 上的 1.2Ω 电阻、是否有任何内部闩锁状态或配置（例如栅极控制设置）可以在 P2 上创建低阻抗接地路径？ 或者、这是否明确表明 P2 低侧驱动器存在物理损坏？

ALPWR（有源栅极驱动短接至 GND）中的配置错误是否对内部芯片造成了足够的应力、导致 P2 低侧驱动器保险丝（（1.2Ω 短路）？ 或者、这些电源域是否完全隔离、以至于 P2 故障可能无关？

谢谢、Ivan