Other Parts Discussed in Thread: AWR1843BOOST, AWR1843
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： AWR1843BOOST
主题： AWR1843 中讨论的其他器件
我正在使用 AWR1843BOOST 板上的 SPI 外设、并对芯片选择 (CS) 时序有疑问。
我配置了时钟为 10kHz 的 SPI、并在单个事务中传输一个 24 位数据帧。 根据时钟速率和位计数、我期望 CS 在整个帧传输期间保持置为有效（低电平）约 2.4ms。
然而、使用示波器测量 CS 信号时、我观察到 CS 仅在大约 4µs 的时间内保持低电平（请参阅）、该时间远小于预期的 2.4ms。 该 观察结果表明 CS 可能在帧的整个 SPI 传输期间不会保持低电平。
请您澄清一下：
*如何在 AWR1843 上的 SPI 传输中在内部处理 CS 断言时序;也就是说,如何配置 SPI 以确保它在整个帧时间内保持低电平
*是否保证 CS 在完整的多位传输持续时间内保持低电平
了解这种行为对于我的从设备至关重要、因为从设备需要 CS 在整个数据帧内保持低电平。
感谢您的支持。
此致、
