请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
部件号: IWR6243
您好、
客户想知道 CSI2 引脚的器件内部引脚延迟。 您可以提供帮助吗?
他们需要此信息来了解在将 CSI2 信号布线在 PCB 上以相同长度进行层叠时是否需要补偿芯片内部的 CSI2 信号延迟。
谢谢、
Chris
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
部件号: IWR6243
您好、
客户想知道 CSI2 引脚的器件内部引脚延迟。 您可以提供帮助吗?
他们需要此信息来了解在将 CSI2 信号布线在 PCB 上以相同长度进行层叠时是否需要补偿芯片内部的 CSI2 信号延迟。
谢谢、
Chris
您好:
不、我知道我们没有任何可调节的内部延迟补偿。 我们确实有虚拟延迟 API、但这会延迟所有数据、不允许您调整 P/N 对之间的偏差。
回复: AWR2243 : rlDeviceSetHsiDelayDummyConfig() API 示例
此致、
Adrian
Adrian
我可能不会清楚地描述这个问题。 让我改变一下、提出这样的问题。 客户能否处理器件引脚上的 CSI 信号在器件内部具有相同的布线长度?
下面是我在其他器件中发现的类似问题。
(+) TDA4VM:CSI 引脚的引脚封装延迟 — 处理器论坛-处理器 — TI E2E 支持论坛
谢谢、
Chris