• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 52 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] FDC1004：关于通道设置顺序

admin
Guru**** 2952510 points

Other Parts Discussed in Thread: FDC1004, FDC1004QEVM, FDC1004EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/1657262/fdc1004-about-the-sequence-of-channel-setting

器件型号： FDC1004

尊敬的专家：

我的客户正在确认 FDC1004 并遇到通道设置。

如果您能提供建议、我将不胜感激。

“问题“

我想使用 TI 提供的 GUI：OneUI 应用程序运行 FDC1004QEVM (TI)（FDC1004 的评估板）。

设置：

如果所有 4 个都是单端设置（CHA：CIN2、CHB：CAPDAC 等）、它将正常工作。

但是、如果 4 个设置之一设置为差分设置 (CHA：CIN2、CHB：CIN4)、

得到的结果不同。

(CHA：CIN2、CHB：CAPDAC)

我找到了以下论坛信息。

FDC1004：通道翻转问题 — 传感器论坛-传感器 — TI E2E 支持论坛

基于这一主题、我更改了输出数据序列。

(1) 修改前

CIN1

CIN2-CIN4

CIN2

CIN4.

按顺序设置时、无法获得正确的结果。

(2) 修改后

CIN1

CIN2

CIN2-CIN4

CIN4.

按顺序设置时、获得了预期的转换结果。

在设置顺序中似乎有一条规则。

您能告诉我正确的转换顺序吗？

——

感谢您提前提供的大力帮助。

此致、

Shinichi

  • 0
    TI__Guru**** 2952510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Shinichi、
    感谢您提出有关 FDC1004QEVM 通道转换序列的详细问题。 请在下面找到我们的说明和建议。

    根本原因说明

    您观察到的行为与 FDC1004 如何 根据测量配置分配其屏蔽驱动器 (SHLD1 和 SHLD2) 有关。 这是器件的一个已知特性 — 屏蔽分配根据测量是单端还是差分而变化，一个测量时隙的屏蔽配置可能会影响轮询序列中的相邻测量时隙。  
    主要硬件行为（来自 FDC1004 数据表和应用手册 SNOA926A）：
    • 在 单端模式下 （CHB = CAPDAC/禁用）：SHLD1 和 SHLD2 根据 CAPDAC 设置在内部进行管理。
    • 在 差分模式 (CHB = CINx) 下：SHLD1 分配给编号较小的 CIN 引脚、SHLD2 分配给编号较高的 CIN 引脚。 CAPDAC 无效。
    由于屏蔽分配在单端和差分槽之间会发生变化  、因此会产生测量间耦合效应—改变 SHLD2 行为的差分测量会“泄漏“到相邻的单端测量中、尤其是当通道输入共享屏蔽路径时。

    正确转换序列的规则

    您根据经验发现的模式与既定的准则保持一致：
    当差分测量使用 CINx 和 CINy 时、这些相同 CIN 引脚上的所有单端测量都应放置在差分测量之前或之后、但不应在差分测量之间交错。
    在您的特定情况（CIN1 单端、CIN2 单端、CIN2–CIN4 差分、CIN4 单端）下、工作顺序为：
    插槽 测量的准确性
    MEAS1 CIN1（单端）
    MEAS2 CIN2（单端）
    MEAS3 CIN2–CIN4（差分）
    MEAS4 CIN4（单端）
    有效原因是：
    • CIN2 和 CIN4 上的单端测量放置 在 使用这些相同引脚的差分测量之前、从而使屏蔽状态能够干净地转换。
    • 在差分测量 (MEAS3) 将 SHLD2 转换到 CIN4 之后、最终的单端 CIN4 时隙 (MEAS4) 自然跟随。
     中断阶 (CIN1→CIN2–CIN4→CIN2→CIN4) 在 差分时隙已经为 CIN2 重新分配屏蔽之后放置了单端 CIN2 测量、从而导致屏蔽不匹配和不正确的结果。

    其他重要注意事项

    1. CAPDAC 是一个全局寄存器 — FDC1004 只有 一个 CAPDAC 设置 应用于所有通道。 感应解决方案 GUI 可能看起来允许每通道 CAPDAC 设置、但实际上它会多路复用单个全局寄存器、这可能会产生不可靠的结果。 对于所有有效测量通道、请使用相同的 CAPDAC 值。
    2. 必须配置所有 4 个测量时隙 — 即使需要的测量值少于 4 个、GUI 也需要设置所有 4 个时隙。 TI 建议在任何未使用的时隙中复制第一次测量设置。
    3. EVM 支持的差分配置 —FDC1004EVM 官方支持：
      • CIN1 与 CIN3 或 CIN4 间的关系
      • CIN2 与 CIN3 或 CIN4 之间的关系（移除传感器模块）

    摘要

    White check mark 混合差分和单端测量时、请遵循以下排序原则：
    首先在差分对中涉及的 CIN 引脚上进行单端测量、然后在差分测量上进行、再在这些引脚上进行任何剩余的单端测量。 将差分测量“夹在“其相关的单端插槽之间—不要在不相关的插槽之间混合。
    参考资料：
  • 0
    TI__Guru**** 2952510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eddie：

    感谢您的答复。

    我将与客户分享您的答案。

    如果客户有其他问题、我会再次咨询您。

    感谢您的大力帮助与合作。

    此致、

    Shinichi

  • 0
    TI__Guru**** 2952510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    欢迎您。  如果还有其他问题、请告诉我。

  • 0
    TI__Guru**** 2952510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eddie：

    客户还有一个问题。

    请问您能解决这个问题吗？

    ——

    FDC1004QEVM 是该电路板原理图、

    名为 CS1 和 CS2 51 pF 的电容器设置在 GND 和 SHIELD1 和 2 之间、但它们未安装在实际电路板上。

    您能告诉我这个电容器的作用以及何时安装。

    作为一项试验、我们安装了 51 pF 一次并进行了评估。

    CIN1 饱和、CIN2 对 CIN1 的传感器做出反应。

    我们目前正在使用、但没有它们。

    ——

    感谢您的大力帮助与合作。

    此致、

    Shinichi

  • 0
    TI__Guru**** 2952510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Shinichi,

    请参阅以下有关屏蔽功能和这些可选负载电容器的信息。

    FDC1004QEVM 上的 CS1 / CS2 (51 pF)—角色和安装时机

    Clipboard BOM 确认

    从官方 BOM（表 5、SNAU178）中、CS1 和 CS2  默认为 DNP（不填充）：
    数量= 0 | CS1、CS2 |电容、陶瓷、51pF、50V、 ±5%、C0G/NP00402
    这是特意设计的 — 它们是  SHLD1 和 SHLD2 线路上的可选负载电容器。

    Wrench CS1 / CS2 的作用

    SHLD1 和 SHLD2 引脚是 有源交流屏蔽驱动器 —它们输出与相应 CINx 输入相同的电压波形、从而在屏蔽层和传感器布线之间产生“虚拟零“电位差。 这可以消除沿信号路径的寄生电容耦合。
    CS1/CS2（放置在 SHLD1/SHLD2 和 GND 之间）作为  屏蔽驱动器输出的负载稳定电容器。 其目的是：
    角色 说明
    稳定屏蔽驱动器 SHLD 驱动器是有源输出放大器。 添加定义的容性负载有助于稳定驱动器的输出、以防止长屏蔽或高电容屏蔽布线上出现振铃或振荡
    仿真实际的屏蔽布线电容 在 EVM 上、屏蔽布线较短。 在实际应用中、屏蔽 PCB 层的寄生电容可能会大得多。 CS1/CS2 模拟该负载、以实现更具代表性的评估
    改善 EMC/降低射频噪声 为 SHLD 线路上的高频噪声添加一条到 GND 的低阻抗路径
    Warning️ 重要说明： FDC1004 数据表规定 最大屏蔽负载为 400 pF。 51 pF 时的 CS1/CS2 均完全在此限值内。

    X 默认情况下它们是 DNP 的原因

    该 EVM 设计用于 人体接近检测 、屏蔽布线在物理上较短、屏蔽电容适中。 在该用例中：
    • SHLD 驱动器自然稳定、无需额外负载
    • 向 GND 添加 51 pF 可有效降低有源屏蔽效应、因为屏蔽驱动器的一些能量会“拉至接地“、而不是纯粹跟随 CINx 波形

    Warning️ 您观察到的内容的解释

    您的实验结果与预期行为非常一致：
    观察 说明
    CIN1 在安装 CS1 后饱和 SHLD1 上连接到 GND 的 51 pF 电容器会部分降低屏蔽层中和 SHLD1 和 CIN1 之间的寄生电容的能力。 这会增加 CIN1 上的视在电容、可能使其超过±15 pF 输入范围→饱和
    CIN2 对 CIN1 的传感器做出反应 SHLD1 受损（部分负载至 GND）时、CIN1 传感器电极的电场不再被正确控制。 它开始 耦合到 CIN2 电极区域、导致通道间串扰
    在本质上,将屏蔽接地部分失去了其目的—屏蔽  的设计是在 CINx 电位而不是接地时主动驱动。

    White check mark CS1/CS2 何时实际安装?

    在以下特定情况下、您只应考虑安装 CS1/CS2：
    最坏情况 建议
    屏蔽驱动器振荡/振铃 如果屏蔽布线非常长（高电感+电容）、SHLD 线路在示波器上显示振铃或不稳定、则可以使用 小电容器 来抑制这种情况、但应选择更小的值（例如 10–22 pF）以更大限度地减少影响
    超高 PCB 屏蔽电容 (> 200 pF) 在具有较大屏蔽层的定制设计中，屏蔽驱动器可能需要匹配的负载 — 但这是通过 PCB 设计来处理的、而不是通过 GND 电容器来处理的
    屏蔽线路上需要 EMC 滤波器 如果 SHLD 线路的射频发射是问题、则小电容可以降低高频噪声
    在当前用例（使用 CIN1/CIN2 进行标准接近检测）中：不组装 CS1 和 CS2。 您当前没有它们的方法是正确的。

    Link 参考资料

  • 0
    TI__Guru**** 2952510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eddie：

    感谢您的答复。

    我将与客户分享您的答案。

    如果客户有其他问题、我会再次咨询您。

    感谢您的大力帮助与合作。

    此致、

    Shinichi  

  • 0
    TI__Guru**** 2952510 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢 Shinichi！