请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：PGA450-Q1 Thread 中讨论的其他器件：PGA450Q1EVM
对于 OSC_SYNC_CTRL 与 CLK_SEL 设置方案、是否有任何建议？
当 OSC_SYNC_CTRL 具有编程值以外的值时、我遇到了一些问题-我注意到我要在 OSC_SYNC_CTRL 中设置的值与我在复位时从该寄存器 usigned GUI 中读取的值之间的差异。 仅关闭电源并再次重新加载固件即可解决此问题。
我在从开发 RAM 运行时看到过它-我不确定从 OTP 运行时是否会发生这种情况、只是因为我不可能在 OTP 上执行如此多的测试、但是当它导致我得出结论认为行为可能是罕见的问题时、我遇到了一些罕见的问题 类似。
什么是设置 OSC_SYNC_CTRL 的限制-建议？
我不想改变时钟频率-我想使用：
OSC_SYNC_CTRL=0x60；
CLK_SEL = 0x00；//内部时钟
在上述故障情况下、我将 OSC_SYNC_CTRL 读取为0x40而不是0x60。
