[参考译文] AWR1642：如何了解 L3存储器

admin

Guru**** 2609665 points

Other Parts Discussed in Thread: AWR1642

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/598495/awr1642-how-to-understand-the-l3-memory

器件型号：AWR1642

您好！

在 SWRU520中、DSS L3存储器分为8组@128KB、前两组保留、Bank4~7可在 MSS 和 DSS 之间共享。需要您的帮助来澄清我的以下问题、非常感谢。

1在 AWR1642 ES1.0中、只有640KB、如何将640KB 与 bank0~7映射？每个组的基地址是什么？

2在 TRM 中、它说只有 Bank4~7可以共享并由 MSS R4F 访问。但是、根据我使用以下简单测试代码在 EVM 上进行的测试、 MSS R4F 可以访问从0x51000000到0x5109FFFF 的所有 L3存储器。然后我检查了寄存器 SHMEMBANKSEL3TO0=0x01010101、SHMEMBANKSEL3TO0=0x10010101。

int *gTestAddr；
int i；

gTestAddr =(int *) 0x51000000；
对于(i = 0；i < 0x28000；i++)//test 640KB
｛
*gTestAddr = 0x12345678；
gTestAddr++；
｝

BR、

Andy

8 年多前

0 admin 8 年多前

TI__Guru**** 2609665 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Andy：

如您所述、 TRM SWRU520中的 DSS_L3存储器组织部分中列出的那样、有6 128 KB 的存储器可供分配。

在 AWR1642 ES1.0样片上、必须为 AWR1642 器件勘误表 (DSS#06)中捕获的雷达子系统操作分配一个组(组7)。因此、这将留下5*128KB = 640KB、其中包括

组 2和组3默认分配给 DSP L3
组4、组5和组6可在 DSP L3 和 MSS CR4 TCMA/TCMB 之间共享。

分配的组扩展了 MSS CR4 TCMA 和 MSS CR4 TCMB 的可寻址范围。对于 DSP L3、基地址为0x20000000 (从 DSP 子系统查看)或0x51000000 (从主子系统查看)。

如上所述、MSS 和 DSS 均可访问分配为 DSS_L3RAM 的存储器。这就是您能够写入它们的原因。关于存储器共享的要点是、只有组7的组4可分配给 MSS CR4 TCMA 或 MSS CR4 TCMB。组2和组3专用于 DSS_L3RAM。

此外、由于需要在 ROM 引导加载程序加载子系统的相应程序存储器之前完成存储器分配、因此在创建要刷写到连接到 AWR1642器件的 SerialDataFlash 上的多核映像时、可以选择共享存储器分配。请参阅毫米波 SDK 封装中提供的 mmwave_sdk_user_guide.pdf 和 Image_Creator_User_Guide.pdf。存储器分配由 ROM 引导加载程序根据 MetaHeader 中提供的信息来完成。

此致、

Naveen

传感器（参考译文帖）

传感器（参考译文帖）(Read Only)

[参考译文] AWR1642：如何了解 L3存储器