您好！
我们有一个具有两个 AFE5818的 PCB、这两个器件具有相同的电气原理图配置并共享相同的电源。
其中一个不响应我们的 SPI 通信。
-两个 AFE 上的所有 SPI 信号都相同
－I/O 配置正确
-所有电源轨上的电源纹波< 20mV
-配置和断电引脚释放后、未在所有电源轨上检测到电源压降。
－时钟在两个 AFE 上的行为似乎相同
-我们尝试将所有 AFE2信号连接到 AFE1信号 (其 SDO 除外)
-上电时的 AFE1 SDO 测量值约为0.3V、而不良的 AFE2 SDO 为1.8V
随附的图解屏幕截图以及布局和原理图。 
我希望您能帮助解决这个问题、甚至能告诉您如何使第二个 AFE 按其所做的方式运行(在第一个 AFE 执行时停止运行、 并立即释放线路)
此致、
Rotem
编辑：根据客户要求删除设计文件。
***** 7月6日更新****
您好、Olu、
请参阅以下更新：
随着我们继续调查、
使用以下序列，两个 AFE 都在响应：
- 加电–两个 AFE 均处于全 PWD 状态(PWD_GBL = PWD_FAST =‘1’)
- Init 时钟分配器
- 两个 AFE 的 PWD_GBL = 0
- 重置两个 AFE
－ 同时插入 AFE
－ 读取两个 AFE 的数据=成功
- 释放 AFE1或 AFE2 PWD_FAST =‘0’
- 读取 AFE1 =成功、AFE2 =失败
为了使 AFE2再次响应(无需新的上电)：
- AFE2 PWD_FAST =‘1’
- AFE2复位
- AFE2初始化
－ 读取两个 AFE 的数据=成功
我开始认为它在 AFE 初始化中
您的想法？
BR、
Rotem
------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
您好、Olu、
我需要向您发送一些更多信息、我们可以转到电子邮件吗？
请参阅以下更新：
加电
所有 FPGA SPI 信号均为输入信号
AFE 的 PWD_GBL 和 PWD_FAST 均处于‘1’
两个 GBL_PWD =‘0’
重置两个 AFE
通过 SPI 初始化两个 AFE
从 AFE 的顺序读取=成功
现在，当降低其中一个 PWD_FAST =‘0’时，第二个 AFE 停止通信，但第一个 AFE 继续响应(即使在降低其 PWD_FAST 之后)
您现在是否知道会发生什么情况？
现在看一些图片
AFE1 SPI 读取：
对 AFE1及其确认进行预制读。
AFE2 SPI 读取：
对 AFE1及其确认进行预制读
AFE2仅在 PWD_FAST =‘1’时确认，并且仅在未将其中一个 PWD_FAST 释放到‘0’时确认
AFE2 PWD_FAST 与1v2：
PWD_FAST 变为低电平以及1v2轨上发生的情况。
AFE2 PWD_FAST 与1v8：
PWD_FAST 变为低电平以及1v8电源轨上发生的情况。
AFE2 PWD_FAST 与1v8_A：
PWD_FAST 变为低电平以及1v8_A 电源轨上发生的情况。
AFE2 PWD_FAST 与1v8 5msecTB：
PWD_FAST 变为低电平以及1v8_A 电源轨上发生的情况。 时基显示为5msec。
AFE2 PWD_FAST 与3V3_A 500MHz 带宽：
PWD_FAST 变为低电平以及3V3_A 电源轨上发生的情况。
AFE2 PWD_FAST 与3V3_A 5msecTB：
PWD_FAST 变为低电平以及3V3_A 电源轨上发生的情况。 时基显示为5msec。
AFE2 PWD_FAST 与5V_A：
PWD_FAST 变为低电平以及在5V_A 电源轨上发生的情况。
AFE2 PWD_FAST 与5V_A 5msecTB：
PWD_FAST 变为低电平以及在5V_A 电源轨上发生的情况。 时基显示为5msec。
BR、
Rotem
