[参考译文] DDC114：原理图审阅

您好、Atul、

1) 1)根据您是要使用连续模式(并在 CONV 信号切换之前或之后捕获数据)还是非连续模式、您必须使用不同的方法来计算所需的时序。
如果您已经知道积分时间(Tint)和数据时钟(DCLK)频率、则可以计算以菊花链形式连接在一起的最大 DDC114数量。 此信息显示在 DDC114数据表方程式(第23-25页)上。 如果您使用公式计算的数字大于16、则您将知道16应该起作用。

2) 2)要查看原理图、我必须联系系统工程师进行验证。 从我的角度看，没有什么是普通的，但我无论如何都要检查一下。

希望这能有所帮助。

此致、
Simon

非常感谢您的快速回复、Simon。
还有一个问题：我有一个关于可以级联连接的 DDC114 IC 的数量的问题。 我在数据表的第24页看到了公式。 如果我的积分时间超过331.125usec、该怎么办？

您好、Atul、

刚刚收到我们的系统工程师关于第一个帖子的回复。  

原理图在大多数情况下看起来不错。 您可以考虑检查的一些小事项：

1.在 U10 (链中的第一个器件)上，DIN 和 DIN/连接到两个上拉电阻，其电压似乎为5V。 尽管有电阻分压器、因此可以随意设置任何电压、但 DVDD 通常设置为3V。 您为什么选择像这个这样的5V 电源分压器解决方案？ 我们只是想知道这是不是被忽视的、所以您可以考虑一下。

由于 DIN、DIN/是互补输入、因此预期一个电阻器为上电阻器、另一个电阻器为下电阻器。

在布局级别、可能需要为 CONV 和 CLK 线路保持相同的长度、以便基准同时受到所有转换器的影响、并且其中一个转换器不会一个接一个地受到影响。

此外、关于 可以串联连接的 DDC114数量、当然存在时序问题(您是否可以足够快地将数据输出)、这取决于采样率。 这是您可以使用上述公式进行计算的结果。 此外，所有这些 DDC 并行连接至同一个基准可能不会产生最佳性能，但我认为应该是好的。 您可以尝试不同的策略、例如参考的星型连接、或者连接到所有这些策略的更宽的平面、等等…  
总之，您建议的解决方案似乎可行，如果出现一些性能下降(对于这些通道数而言，这种情况不太可能发生，通道数较高的设备会出现更多问题，因为大于64个通道)，请尝试其它方法。  

 

关于您的最后一个问题、如果 Tint > 355.125us、请使用第24页上的公式、而不是使用第23页上的方案、甚至是第25页上的方案来计算时间。
换言之、您是如何选择第23页中的公式而不是其他公式的？

希望这能让事情更加清楚。

此致、
Simon

您好、Simon、感谢您的大力支持。 关于最后一点：-
我在第24页选择了公式、因为我在转换信号切换后收集数据。
我检查了您在第页上建议的公式 23和25。 根据计算结果，我发现如果 Tint >355.125us，我可以以菊花链形式连接更多 DDC。 如果我错了，请更正，如果 Tint >355.125usec，请解释影响。

Atul、

是的、您答对了！
菊花链 DDC114的数量将取决于您收集数据的精确时刻(CONV 切换前后)和数据速率。
根据数据表、对于更长的积分时间、在 CONV 再次切换之前检索数据是合理的、因为如果 Tint 足够大、则在边沿再次上升之前将有足够的时间。
您是否有任何理由选择其他方案-"After CONV Tog"(在 CONV 切换后)？
我只是想知道 、如果集成时间足够大、能够容纳要读取的所有数据、那么最好使用"CONV 切换前"方案。  

此致
Simon