This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE5818:将 LVDS 数据读取到微控制器以进行信号处理?

Guru**** 2587365 points
Other Parts Discussed in Thread: AFE5818, AFE5818EVM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/634032/afe5818-reading-lvds-data-into-microcontroller-for-signal-processing

器件型号:AFE5818
主题中讨论的其他器件:、 TSW1400EVM

你(们)好

我们使用的 AFE5818具有16个 LVDS 输出通道、每个通道具有14位 ADC 和50MHz 的采样率(每个通道=> 700Mbps)。 我们希望将数据从 AFE5818传输到微控制器、例如、微控制器、以便进行信号处理。 问题是、我们找不到任何支持 AFE5818的这些 LVDS 输出的微控制器:

   -对于这些 LVDS 输出,是否有任何适合的 MCU 建议?

   -如果 MCU 不是解决方案,读取这些 LVDS 输出并执行信号处理还有哪些其他选项?

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bien Le、

    遗憾的是、我不知道任何可用于成功捕获和反序列化 AFE5818中 LVDS 数据流的 MCU、正如您所说的、这是一个非常高的比特率。

    我们的大多数客户使用 FPGA 对传入的 LVDS 流进行反序列化。 应用手册概述了串行 LVDS 数据解串行化的一些最佳实践。

    TSW1400EVM 的 FPGA 固件(通常与 AFE5818EVM 匹配以进行评估) 也可从此处获取

    此致、

    Olu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢 Olu 的回应

    我们还知道 MCU 上的这种高速数据通信问题、但在 FPGA 上进行整个信号处理需要我们付出更多的努力。

    是否可以使用具有集成 MCU (SoC)的 FPGA:

         -使用 FPGA 对传入的 LVDS 进行解串化,然后使用集成 MCU 执行信号处理?

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Bien Le、

    当您说具有集成 MCU 的 FPGA 时、您是否意味着 Xilinx Zynq FPGA 类似的东西?

    您计划在 FPGA 的硬核处理器上进行的处理量和类型可能是决定因素。 我不太熟悉 SoC 硬核处理器的局限性、因此我建议您联系 FPGA 供应商了解处理器的局限性。

    在 LVDS 解串化器件上、可以通过不同的方法来解串串串串串行 LVDS 数据。 除了固件源代码和我昨天发送给您的应用手册、 这里 是 Xilinx 的另一个应用手册、您可以将其用作参考。

    对 LVDS 流进行解串化的最简单方法是使用 FPGA 供应商的 LVDS/SERDES IP、这通常可以减少在 IP 设计块之间提供正确握手信号的问题。 这两家主要 FPGA 供应商应能够为您提供可与各自 LVDS/SERDES IP 配合使用的 FPGA 列表。

    此致、

    Olu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

     我使用 TI 的 FMC- ADC 适配器板在 AFE5818和 Kintex 7 KC705 FPGA 板之间建立接口。 我的问题是、我是否需要使用 SerDes 基元对 FPGA 端的 LVDS 数据进行反序列化?  

    谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Subash、

    这是一个闭合的主题、因此如果您有任何进一步的疑问、请打开一个新主题。

    尽管如此、您不一定需要使用 Xilinx 的 SERDES IP 对 FPGA 端的 LVDS 数据进行解串化、这可能比替代产品更容易。  

    如果您有任何其他问题、请打开一个新主题。

    此致、

    Olu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我打开新线程。 但没有人回答了所有问题。