• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 294 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE5801：AFE5801问题

admin
Guru**** 2555870 points
Other Parts Discussed in Thread: AFE5801

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/634683/afe5801-afe5801-questions

器件型号：AFE5801

大家好、

客户对 AFE5801有两个问题。  

Q1：客户能否将 AFE5801用作 ADC、 AFE5801的输出信号是否连接到 FPGA？

Q2：AFE5801的时钟(CLKP/N 引脚)是否可以由 FPGA 的 PLL 提供？ 还是需要 外部晶体？

祝你一切顺利、
张美键
亚洲客户支持中心
应用工程师

  • 0
    TI__Guru**** 2555870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、

    您能为客户的问题提供一些建议吗？ 客户正在等待我的回复。
  • 0
    TI__Guru**** 2555870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、

    更新：

    Q3：DCLK 和 FCLK 信号能否与数据同步输出？
  • 0
    TI__Guru**** 2555870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mickey、您好！

    根据数据表的第9页、FCLK 和 DCLK 与输出串行数据同步。 我们实际上建议使用 FCLK 和 DCLK 对输出数据进行解串化。

    AFE5801的串行 LVDS 输出引脚可连接到 FPGA 上的差分引脚。 最后、FPGA 输出时钟可能会产生噪声、因此我们建议在 AFE5801之前通过 LMK0482x 等抖动清除器运行 FPGA 时钟、或者改用外部晶体。

    此致、

    Olu

  • 0
    TI__Guru**** 2555870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Olu、

    感谢您的回复。

    数据表显示"时钟源的共模电压应与 AFE5801 (VCM)的其中一个时钟输入匹配、该输入由5kΩ Ω 电阻器在内部设置、如图39所示。"
    该 VCM 是否意味着数据表第5页以及引脚17和引脚64上的1.6V VCM？

    即数据表第5页的引脚17、引脚64、1.6V VCM 和上述 VCM 是相同的？