This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DDC118:DOUT 输出格式和时序问题

Guru**** 2555880 points
Other Parts Discussed in Thread: DDC118, CC3200

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/632285/ddc118-dout-output-format-and-timing-issue

器件型号:DDC118
Thread 中讨论的其他器件: CC3200

您好!

我在理解 ddc118上 DOUT 引脚的输出格式时遇到了一些困难。

这是我的设置。 我使用 TI Launchpad CC3200作为我的主微控制器。 它将生成以下数据。

  1. 输出引脚
    1. CLK 速度= 100KHz
    2. DCLK 速度= 50kHz
    3. CONV = 500us
    4. TEST 引脚保持高电平并以5us 脉冲宽度探测两次、以从 ddc118生成22pC。  
  2. 输入引脚
    1. DVALID'(低电平有效)。 我在 while 环路中查询该引脚、以了解 ddc118何时将该引脚拉低。  
    2. MISO。 我正在使用 SPI 接口、在该接口中、我将 SPI Clk 连接到 DCLK、将 MISO 连接到 DOUT 以从 ddc118读取输出数据。

我将附上两个屏幕截图、以演示在第10个 CONV 周期后的上电序列和 DOUT 输出格式。  

这是我的加电序列、具有以下初始值。

  • 格式="0b"(16位输出)
  • 范围='111b'
  • HISPD/LOWPR ="1b"
  • CLK_4x ="0b"
  • 测试='1b'
  • CONV = 500us
  • CLK = 100KHz
  • DVALID ='低电平有效'(当数据就绪时)
  • DOUT ='输出格式'
  • 屏幕截图在我将 RESET 拉至低电平以重新启动 ddc118后立即开始、然后等待30ms 以应用上面列出的引脚。

下面是第10个 CONV 周期的屏幕截图。

  • 在这个屏幕截图中、更清楚地说明了如何重置、测试、CONV、CLK、DVALID、 DCLK 和 DOUT 引脚工作、但我不理解 DOUT 的输出。  
  • 数据表的理解。
    • 22pC 输入电荷会转换为0x1017 十六进制值、但我看到0x0106十六进制值来自 DOUT。
    • 我需要为 DCLK 计时128 (16位 x 8通道)下降沿位(因为格式 ="0b"、这意味着每个通道16位输出)、以便从通道8至 LSB 通道8的 MSB 开始移出每个输入通道的每个位、重复用于通道7、 通道 6、通道 5、通道 4、通道 3、 通道 2、最后是通道  1。

 

  

是否有人可以帮助我了解 DOUT 的输出格式、或者我的时序不正确?  

谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Alejandro、

    欢迎访问 TI E2E 论坛!

    我们已收到您有关 DDC118器件的查询、并将于10月20日之前回复您。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    在这个问题上有什么进展?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Alejandro、

    如果您参考 DDC118数据表的表6、它会提供转换时间和数据准备就绪时间的时钟周期数。
    使用100KHz CLK 时、转换大约需要13.8ms、这就是您在大约15ms 后获得第一个 DVALID 信号的原因。

    提供较慢时钟和数据时钟是否有任何特殊原因?
    您能否为 CLK 和 DCLK 提供4MHz 频率并检查 DOUT 上的数据?
    使用4MHz CLK 时、数据就绪时间将为345us。
    在500us CONV 时间内、数据应在每个 CONV 边沿后~345us 内可用。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我继续执行你的建议。 我现在能够读取11pC、22pC 和33pC 测试输入电荷的适当值、但我有疑问。 希望您能引导我向正确的方向前进。

    我最初的假设是,当 DOUT 上的检索过程中每个数据字移出时,所有‘8个输入的测试输入电荷会相应地变化。 我知道测试引脚断开所有 ddc118模拟输入(IN1至 IN8)、 但是,根据数据表“测试的每个上升沿都会导致大约11pC 的电荷转移给积分器”,这使我相信,在给定的 CONV 周期内,我会看到每个数据字移出 DOUT 的相同测试电荷。 目前、我只能看到第一个数据字的测试输入电荷、其余七个数据字的值为零。 这是有效的假设、还是仅读取第一个数据字上的测试电荷?

    如果您在我的第一篇帖子中分析图像、您将注意到、来自 cc3200 SPI 模块限制的每个数据字(16位)之间的 DCLK 之间存在小差距。 我怀疑这个小缺口会使 ddc118上第一个数据字后的数据检索过程无效、但我可能会错。

    我已阅读并搜索许多文章、了解如何通过 cc3200 SPI 模块提供连续的多字节长数据传输、并取得了不同的成功。 我已将 SPI 模块配置为“SPI_Turbo_mode_on”。 根据您的了解、每个数据字之间的微小延迟是否会使检索过程无效? 您是否有任何指导或资源可供我使用? 请提供此类信息。