请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:AFE4490 工具/软件:Code Composer Studio
您好!
即使芯片选择被拉至高电平、AFE4490上的 MISO 引脚也会被拉低。
因此、SPI 总线上的任何器件都将被阻止。
您能否解释一下 MISO 引脚在 AFE_PDN 引脚被拉至低电平时或在 RESET 引脚被拉至低电平时的行为。
AFE4490处于复位或断电模式时、MISO 引脚是否为三态?
此致、
Martin