请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/662732/awr1243-awr1243
器件型号：AWR1243你好
在设计具有2个 AWR1243芯片的级联系统时、我想忽略如下引脚数量：
QSPI 引脚、JTAC 引脚激励 TDO、GPIO 引脚、RES 引脚、UART 引脚、Analoguetest1至4 ANAMUX 和 VSENSE、以及从器件中的 OSC_CLKOUT。
1 -这些引脚是上拉还是下拉？
2英寸设计中、SYNC_OUT 等某些引脚必须上拉/下拉性能较差。 如果 IO 的电压为1.8V、10K 电阻是否适合上拉/下拉？
感谢您的关注
