This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DDC264:CLK_CFG 和 CLK

Guru**** 2609285 points
Other Parts Discussed in Thread: DDC264

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/665406/ddc264-clk_cfg-and-clk

器件型号:DDC264

您好!

 配置 DDC264时、CLK_CFG 信号不能作为 CLK 信号有什么原因吗?

Phil

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请注意、每次 CLK_CFG 从高电平变为低电平时、配置寄存器中都会移位一个位。 因此、无法使用 CLK、因为它会始终移动配置数据...

    此致、

    Eduardo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢 Eduardo。。。 即使在!RESET 为高电平且 CONV 为低电平时、如果 CLK_CFG 发生更改、配置寄存器也会移入数据?
    Phil
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    在捕获数据时、CONV 为低电平是正常状态(CONVs 以比 CLK 低得多的频率上升和下降)。 但我想您的问题是、如果没有给出!reset、CLK_CFG (在您的情况下为 CLK)是否会移动器件中的数据... 一切都说明了这种情况、但我必须仔细检查。 还会再来的

    Eduardo
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我检查了、我们认为这不是该部件的预期工作方式。 很可能它只会在数据中不断移动... 它看起来像是在 LSB CLK_CFG 的下降沿发生并行锁存、因此不确定之后会发生什么情况(数据表显示为16个时钟...)。 即使该部件正常工作、在器件运行期间移入数据时也会产生噪声问题。 我们想在 EVM 中检查它、但遗憾的是、它也还没有准备好进行检查。  

    此致、
    Eduardo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢 Eduardo 的回复 、看起来我需要生成单独的 CLK_CFG。

    Phil