This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AWR1243:时钟通道的 CSI2 LPS

Guru**** 2604225 points
Other Parts Discussed in Thread: AWR1243

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/664829/awr1243-csi2-lps-for-clock-lane

器件型号:AWR1243

您好!

我正在使用 MIPI CSI2将 AWR1243数据输出与另一个接收器芯片连接起来。 我使用五个差分信号:四个数据通道+时钟通道。 我需要将所有五个通道置于 CSI2低功耗状态(LPS)、即将所有十个物理信号置于高电平。 当 AWR1243空闲时(不生成线性调频脉冲/帧)、四个数据通道确实会移动到 LPS。 但是、时钟通道不会移动到 LPS。 实际上、它会像在 HS 状态下一样继续振荡。

我的问题:如何将时钟通道移动到 LPS (高电平信号)?

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你(们)好

    我已将您的问题提交给我们的硬件团队

    谢谢你
    Cesar
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    CSI CLK 是自由运行的、因此在每个数据包传输中不会在 LP-HS 模式之间转换。 无法将 CLK 通道保持在稳定的 LP 状态、当启用接口时、CLK 通道将在 LP 状态下加电、然后自动转换到 HS 状态。

    此致、

    Vivek