• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 60 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMP112：I2C 确认位设置时间

admin
Guru**** 1460770 points
Other Parts Discussed in Thread: TMP112, TMP112EVM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/663674/tmp112-i2c-acknowledge-bit-setting-time

器件型号：TMP112

您好、专家、

我们有一个与用于确认位的 TMP112 I2C 通信相关的问题。

有关 I2C 通信、请参阅以下捕获。 我们的观察结果表明、TMP112将在第8个 SCL 时钟的下降沿将 SDA 驱动为低电平以进行确认。 在第8个 SCL 时钟处、因为我们没有从主器件侧释放 SDA、这会导致中量程电压。

TMP112是否被设计用于在第8个 SCL 时钟的下降边沿上提供确认？

谢谢

周

  • 0
    TI__Guru**** 1460770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    周您好、
    感谢您分享您的 I2C 计时波形。
    这是包含行为吗？您使用的平台类型是什么？ (例如 TMP112EVM 或您自己的 MCU 和 I2C 库？)

    此致、
    何塞

  • 0
    TI__Guru**** 1460770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    周您好、

    是的、这是 I2C 从设备的正常行为。 在 SCL 的上升沿之前、从器件必须为 ACK (第9个时钟周期)准备数据线。 由于从站不知道 SCL 频率、因此它被设计成在 SCL 下降沿之后的一段时间(HDDAT)后控制 SDA。 在高速通信期间、它必须满足下一个周期的设置时序(SUDAT)。

    谢谢、
    任
  • 0
    TI__Guru**** 1460770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Jose、

    它是一种包含行为。 I2C 主设备是 FPGA。 驱动程序由客户编写。

    谢谢。
    周