请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DDC114 您好！
我们正在评估 DDC114、我看到一些奇怪的行为。
我正在使用连续 250Hz CONV (2ms Tint)、4MHz CLK 运行最简单的配置、并触发掉 DVALID 以在测试保持高电平时获取80位数据
我看到接收到的前2个值(输入4和3)大约为3000个计数(因此为负值)、而接下来的2个值(输入2和1)大约为4000、这看起来更正常(大约为0%满量程)。 当我离开测试模式并测量实际输入电流时、会出现这1000个负偏移。
我的问题是、在测试模式下、设计良好的 PCB 中的预期值是多少？哪些因素会导致仅在2个通道上出现该偏移？
谢谢、
石油公司
