请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DDC101 主题中讨论的其他器件： DDC112
您好！
我正在为客户开发 FPGA。 FPGA 主要通过 SPI 与多个外部传感器相连。 其中一个(或两个)是 DDC101。 对于我的 ALDEC Riviera (VHDL)仿真测试台、我正在开发 DDC101的行为模型。
我正在模拟用户应用程序中的临界情况、在生成下一个 FDS 之前、不会提取 FDS 事件中的数据。 在数据表中、我没有对这种情况下的 DATA_VALID 行为进行任何说明。 即，我没有看到 FDS->DATA_VALID 处于非活动状态的任何典型时间。 例如、在 DDC112中、声明如果未获取数据、DATA_VALID 脉冲为高电平。
谢谢、
查尔斯
