This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AWR1243:LVDS 的波形有问题。

Guru**** 2561760 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/637277/awr1243-there-is-a-problem-with-the-waveform-of-lvds

器件型号:AWR1243

大家好、

我们使用的是 AWR 1243 (ES 2.0)。
使用 LDVS 连接到 FPGA。

LVDS 的波形有问题。

沿后3ns 在"FRCLK 信号"和"有效信号"中发生毛刺脉冲。

我更改了频率、并针对900Mbps DDR、450Mbps DDR、450Mbps SDR 进行了测试。 不过、干扰在3ns 后发生。

寄存器设置是否需要检查?

我确认了 PCB,、但没有问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

      您能用示波器捕获吗?  LVDS 接口、我们从未观察到过这一点、 请检查  电路板上是否存在耦合?

    此致

    AK  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、AK

    FPGA 的端接为100 Ω。

    因为在外部添加了测试100 Ω 端接、但获得了相同的结果。

    这是 FRCLK 450MHz DDR 的波形。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Tanaka San、您好!
    这看起来是源极和分层之间的阻抗不匹配。

    此致
    AK
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,AK San,

    感谢您的支持。
    我将检查阻抗。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、AK San

    感谢您的支持。


    该波形的问题似乎是探头点的问题。

    这个问题已经解决。