[参考译文] PGA450-Q1：VPWR 斜降期间的复位问题

尊敬的 Akeem：

很抱歉、我将 EEPROM 问题与我正在处理的另一个系统混用。

无论采用哪种方法、为了满足应用手册的要求、我必须在我的电路中添加一个100欧姆的放气电阻器接地、以满足时序要求。 这会为我的系统增加额外的30mA 和显著的负载。

这一要求应该是可能的、但我在评估板上看不到这一要求是可能的。 我猜是 VREG 上100uF 电容器的功率会加剧该问题。

此致、
Mike

尊敬的 Mike：

我已经验证 PGA450-Q1本身不会维持/保持任何会导致 VPWR 下降速率>=1V/ms 的电容电荷。 我在8V 电源电压下使用 PGA450-Q1EVM-S 运行此测试、而不是使用满量程 PGA450-Q1EVM 来减轻支持硬件组件的潜在影响。

在 VPWR 没有任何电容且电源直接连接到 VPWR 的情况下、如果对电源本身进行机械断开、则 VPWR 上的4-3V (关键斜降区域)会下降64us。 当通过电池反向保护二极管(D2)连接电源时、如果没有电容、则对斜降速率没有显著影响。

在电源仍然通过二极管 D2连接到 VPWR 的情况下、我随后添加了与 VPWR 引脚并联的电容。 使用0.01uF、0.1uF 和1uF 的标准去耦电容值、发现允许的最大电容小于1uF、从而在此设置上启用1V/1ms 的斜降：

由于工作台电源本身具有1V/12ms 的缓慢斜降速率、因此需要对电源电压进行机械断开。 也许您的高侧电源在隔离状态下具有缓慢的斜降速率。 以下是使用电源的输出开/关按钮功能而不是物理断开电源时 VPWR 活动的两个示例(4至3V 斜降时没有区别)：

如果您无法移除/减少 VPWR 上的10uF 电容器、或者您的电源本身没有故障、那么您还可以考虑添加一个开关来悬空或将放气电阻接地。 实际上、您需要使用 GPIO (来自 PGA450或外部 MCU)在 PMOS 关断之前或同时驱动/关闭低侧 nFET 开关、以便放气电阻不会在标准运行期间持续灌入电流。

我假设您的 PFET 开关速度足够快、可防止电源与 PGA450-Q1之间缓慢断开。 如果不是、这也会影响斜降率。