This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AWR2944:如何配置 LVDS 数据速率?

Guru**** 633810 points
Other Parts Discussed in Thread: DCA1000EVM, AWR2944
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/sensors-group/sensors/f/sensors-forum/1197895/awr2944-how-to-configure-the-lvds-data-rate

器件型号:AWR2944
主题中讨论的其他器件:DCA1000EVM

各位专家、您好!

我使用示波 器监控 LVDS 数据速率、发现它是450MHz。 然后、我将  hsiClkgs.hsiClk 设置为0xB 或 mmWave_link_mailbox.c 中的其他值、但 LVDS 数据速率仍然为450MHz、 不是 想要 的。

此外、我尝试调用 rlDeviceSetDataPathClkConfig 的 API 来配置 LVDS 数据速率、但 仍然无效、并且 该 API 返回值为-12、似乎 不支持调用的 API。

那么、如何 有效地配置 LVDS 数据速率呢?  

非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是否尝试使用 Aurora 提取原始 ADC 数据并为此过程配置 LVDS 速率?

    谢谢、

    Pradipta。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、我们使用 DCA1000EVM  提取 AWR2944的原始 ADC 数据。 我们希望将 LVDS 数据速率设置为300MHz 以解决时钟恢复稳定性问题、因为我们发现 DCA1000EVM 的 ADC 数据输出将在运行数小时后停止。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、我们是。 您能为  我们提供一些建议或示例代码、谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    请使用 rlDeviceSetHsClk API 设置 LVDS 时钟速度。 您将在 rL_device.c 文件中找到此 API。 您还可以在 ICD (接口控制文档)中找到有关此 API 的更多信息、该文档将位于 docs 文件夹(DFP 文件夹)中的 SDK 包中。

    谢谢、

    Pradipta。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

     使用 rlDeviceSetHsClk API、您可以在图1中看到745行。

    下面是所有函数/API 的调用路径、它显示了已被明确调用的 rlDeviceSetHsHsClk:

    Main→MmwDemo_initTask→MmwRf_Init→ MmwRf_startSensor→ MmwDemo_openSensor→ mmWave_open → mmWave_OpenLink → rlDeviceSetHsHsik

    我们已经尝试过您提到的建议、 还有 其他建议吗?

    非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Woody、

    您的用例应该起作用。 请确认以下内容。

    1) 1)对  hsiClkgs.hsiClk 进行更改后、您保存了该文件、然后再次为示例提供构建命令以生成新的二进制文件。

    2) 2)您能否调试应用 并在745行上放置断点、以检查在 API 中发出的值。

    3) 3)您能否确认您是否对示例代码进行了任何其他更改。

    谢谢、

    Pradipta。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 ,Woody

    您是否曾尝试在 SBL 中将 PER_PLL 的频率从1.8GHz 更改为1.2GHz?

    LVDS 时钟直接从此 PLL 分频。

    谢谢  

    Ken  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    否、但此更改是否会影响其他模块时钟源?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好  

    PER_PLL 仅用作 LVDS CLK 和 RSS CLK 的源、 Pls 确保 RSS CLK 保持为200MHz。   

    谢谢

    Ken