请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AWR2243 主题中讨论的其他器件：MMWCAS-RF-EVM、
工具与软件：
大家好！
我正在处理一个修改 MMWCAS-RF-EVM 板的设计。
我注意到、根据"AWR2243级联"文档、主器件的2倍 LO 输出(FMCW_CLKOUT 和 FMCW_SYNCOUT)与2个 Wilkinson 分离器的后续4个输出之间必须存在延迟匹配。 这一切都是合理的。
我从 Altium 设计中注意到,特别是 Wilkinson 分路器的"增件"根本不匹配长度/延迟,对于第3层上的线路测量为17.151和13.018毫米 ,而对于第1层上的线路,不会看起来被长度补偿。 此外、每个净 AWR_1_FMCW_CLKOUT 和 AWR_1_FMCW_SYNCOUT 的延迟测量 相差约30ps。 我很欣赏网命名惯例,每个网延迟包括 源到和每个威尔金森分频器的两个输出的总和,但我本以为每个网的总延迟是相等的?
我能否确认、在长度匹配 FMCW_CLKOUT 和 FMCW_SYNCOUT 引线时是否需要考虑到任何内部封装延迟？
非常感谢
James
