• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 143 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7950EVM：AFE750+TRF1208 EVM 模块中的串行器/解串器 FIFO 错误

admin
Guru**** 2332530 points
Other Parts Discussed in Thread: TRF1208, AFE7950
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1483754/afe7950evm-serdes-fifo-error-in-afe750-trf1208-evm-module

器件型号：AFE7950EVM
主题中讨论的其他器件：AFE7960、 TRF1208、 AFE7950

工具/软件：

尊敬的团队：  

我尝试从与 TSW1457EVM 配合使用的 AFE7960+TRF1208 EVM 获取 DAC 输出。

根据我们的要求、我给出了 LMK 时钟在10dBm 时为3GHz、AFE 参考时钟在10dBm 时为12GHz。 EVM 模块的输入电压为5.5V@4A 、FPGA 板 TSW14J57的输入电压为12V@4A 。

但在 Latte 中运行脚本时、会观察到以下附加的错误。

我在 HSDC 中多次尝试点击 DAC 图形的"Send"方法、并运行命令"AFE.adcDacSync (1)"。 但观察到了相同的误差

请为此提出一个解决方案。

  • 0
    TI__Guru**** 2332530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的团队：

    EVM 模块器件型号为 AFE7950+TRF1208 EVM。

    此致、

    Mithuna Krishnakumar

  • 0
    TI__Guru**** 2332530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    请找到上述错误的日志窗口。

    #=======

    #正在执行.. AFE7950-Bringup/setup.py

    #Start Time 2025年03月07日09:11:58.332000

    AFE79xxLibraryPG1p0

    SPI - USB Instrument created。

    resetDevice

    Kintex RegProgrammer - USB Instrument created。

    Kintex RegProgrammer - USB Instrument created。

    Kintex RegProgrammer - USB Instrument created。

    #done 执行.. AFE7950-Bringup/setup.py

    #结束时间2025年03月07日09:12:05.142000

    #Execution Time = 6.80999994278s

    #=============== 错误：0、警告：0 ============== #

    #=======

    #正在执行.. AFE7950-Bringup/devInit.py

    #Start Time 2025年03月07日09:12:07.932000

    电源卡- USB 仪表已创建。

    复位 FPGA 并重试。

    已加载库

    已刷新 GUI

    #done 执行.. AFE7950-Bringup/devInit.py

    #结束时间2025年03月07日09:14:04.404000

    #Execution time = 116.472000122 s

    #=============== 错误：1、警告：0 ============== #

    #=======

    #正在执行.. AFE7950-Bringup/script18_DAC-ADC-12G.py

    #Start Time 2025年03月07日09:14:17.776000

    对于这些速率、不支持1KHz 光栅模式。 更改为32位 NCO 模式。

    外部 Sysref 频率应是5.208333MHz 的整数因子

    2T2R1F 编号：0

    有效配置：true

    LaneRateRx: 10000.0

    LaneRateFb: 10000.0

    LaneRateTx：10000.0

    2T2R1F 编号：1.

    有效配置：true

    LaneRateRx: 10000.0

    LaneRateFb: 10000.0

    LaneRateTx：10000.0

    LMK 时钟分频器-器件寄存器复位。

    LMK 时钟分频器-器件寄存器复位。

    LMK 和 FPGA 已配置。

    donot_open_Atharv_full -器件寄存器复位。

    芯片类型：0xA

    芯片 ID：0x78

    芯片版本：0x11

    AFE 复位完成

    保险丝场加载自动加载成功完成

    无自动加载错误

    保险丝场加载自动加载成功完成

    无自动加载错误

    AFE MCU 唤醒完成并加载补丁。

    已配置 AFE PLL。

    已配置 AFE SerDes。

    已配置 AFE 数字链。

    已配置 AFE TX Analog。

    已配置 AFE RX Analog。

    已配置 AFE FB 模拟。

    已配置 AFE JESD。

    已配置 AFE AGC。

    已配置 AFE GPIO。

    Sysref 按预期读取

    ############ 器件 DAC JESD-RX 0链路状态###########

    逗号对齐锁定通道0：false；请检查发送器是否正在发送数据、眼图是否正常。

    逗号对齐锁定通道1：false；请检查发送器是否正在发送数据、眼图是否正常。

    逗号对齐锁定通道2：false；请检查发送器是否正在发送数据、眼图是否正常。

    逗号对齐锁定通道3：错误；请检查发送器是否正在发送数据且眼图是否正常。

    CS 状态 TX0：0b00000000。 预计为0b10101010

    FS 状态 TX0：0b00000000。 预计为0b01010101

    无法为器件 RX：0建立链路；警报：0x0

    ########################################

    ############ 器件 DAC JESD-RX 1链路状态###########

    逗号对齐锁定通道0：false；请检查发送器是否正在发送数据、眼图是否正常。

    逗号对齐锁定通道1：false；请检查发送器是否正在发送数据、眼图是否正常。

    逗号对齐锁定通道2：false；请检查发送器是否正在发送数据、眼图是否正常。

    逗号对齐锁定通道3：错误；请检查发送器是否正在发送数据且眼图是否正常。

    CS 状态 TX0：0b00000000。 预计为0b10101010

    FS 状态 TX0：0b00000000。 预计为0b01010101

    无法为器件 RX 接通链路：1；警报：0x0

    ########################################

    AFE Configuration Complete

    #done 执行.. AFE7950-Bringup/script18_DAC-ADC-12G.py

    #End Time 2025年03月07日09:15:21.284000

    #Execution Time = 63.50799897s

    #=============== 错误：10、警告：1 ============== #

  • 0
    TI__Guru**** 2332530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Mithuna：

    在 TSW14J57上、有一组状态 LED D1-D9。 您能分享这些 LED 的状态吗？  


    此外、您能否分享正在测试的脚本？  


    此致、

    David Chaparro

  • 0
    TI__Guru**** 2332530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Mithuna：

    您能否说明所指的校准？ ADC 在 AFE 配置期间进行校准、唯一可能需要的校准是 DSA 校准、仅在您计划在器件配置后动态更改 DSA 时才需要该校准。  

    可以通过两种方式来调节 DAC 的输出功率。 第一个方法是调整 FPGA 发送的音调的幅度。 这通过 HSDC Pro 中的"计算因子"设置进行控制。 另一个控制方式是、您可以使用 Latte 命令行中的以下函数修改 Tx 通道 DSA、数字步进衰减器： CAFE.setTxDsa(0,txChNo,DSASetting。  

    此致、

    David Chaparro  

  • 0
    TI__Guru**** 2332530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、David：

    请分享有关如何执行 ADC 校准(即 DSA 校准)的信息。

    此致、

    Mithuna.

  • 0
    TI__Guru**** 2332530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Mithuna：

    在 AFE79xx 安全文件夹内(链接如下)、我们有一个可以遵循的校准程序文档。 该文档名为"AFE79xx_RxDSACalibrationProcedure"、位于 Application_Notes 文件夹中。  

    https://www.ti.com/secureresources/ 

    此致、

    David Chaparro  

  • 0
    TI__Guru**** 2332530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、David：

    我尝试了您建议的 Latte 命令行来调整输出功率。 但它似乎不起作用。 通过0.9的比例因子获得的输出功率约为0.88dBm。 我已在命令 sysParams.txNco0之后添加了行 CAFE.setTxDsa(0,0,10、并运行代码。 但是输出功率级别没有任何变化。 我将获得相同的0.88dBm 输出功率。

    请为该问题建议一个解决方案。

    此致、

    Mithuna.

  • 0
    TI__Guru**** 2332530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    此外,请分享以下信息。

    在0.1至1范围内的比例因子下、DAC 预期输出功率等级是多少。

  • 0
    TI__Guru**** 2332530 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Mithuna：

    CAFE.setTxDsa 函数用于在器件配置后对 DSA 进行动态控制、因此只能在'AFE.deviceBringup()'之后调用。 如果在调用它之前、它将无法更新 DSA 设置。 您是否可以尝试在 deviceBringup 线路之后将函数移至？  

    输出功率级别将取决于输出频率和前端网络中的损耗。 关于比例因子,您可以 使用 以下公式计算色调幅度: 20*log(比例因子)。 例如：对于0.9的比例因子、发送到 DAC 的振幅将为-0.9dBFS

    此致、

    David Chaparro