[参考译文] TIDA-01606：正确的死区时间

您好：Mark、

您的观点很好。 理想情况下、我们希望这些栅极驱动器具有一致的死区时间。  在本参考设计中、我们想重点介绍具有 DESAT 保护的栅极驱动器以及适用于此应用的基本隔离式栅极驱动器。  我们看到客户有时会对所有开关使用基本的 ISO 栅极驱动器、并依靠其电流传感器提供过流保护。

在测试新电路板时、我在开关期间评估了换向对和开关节点波形之间的栅极信号、发现150ns (我想您的评论中有一个拼写错误...您说过150 µs)可以为我们提供足够的裕度。  其目的是避免任何击穿电流。

 可以测量一个开关从下降沿到上升沿再到另一个开关的死区时间。  您可以通过测量两个 FET 之间的 Vgs 信号来确认这一点。

尊敬的 Kelvin：

澄清：

在三电平运行中、Q1和 Q3在正半个周期内以相反方式开关(而 Q2始终关断、Q4始终导通)。 如果我将控制器设置为无死区时间、则控制器的 PWM 边沿完全相反。 但是、由于 Q1 (UCC21710–95ns)与 Q3 (UCC5320–65ns)之间的栅极驱动器传播时间不同、因此当 Q1关闭和 Q3打开时、边沿会重叠30ns。 当 Q3关断而 Q1导通时、有一个30ns 的周期、这两个周期均不导通、从而导致在软件中无法修复的不对称性。

结果：由于控制器上针对上升沿和下降沿都设置了150ns 死区时间、实际死区时间最终为120ns 和180ns。

我希望这是有道理的。 最终、该时间足以避免击穿、但最好保持尽可能小的时间、以获得出色的输出电压质量。

根据这个解释、我有两个问题：

1. 是否有办法影响栅极驱动器的传播时间？
2. 120ns (实际死区时间)是否足够？

标记、

1. 添加传播延迟的一种方法是在驱动器输入端添加更多 RC 时间常数

2. 100ns 左右就足够了

-开尔文

您现在使用的是1606板吗？

这种对称性问题通常不是问题、因为大多数客户在实际系统中对其所有 FET 使用相同的栅极驱动器。

1606是一种参考设计、我们想重点介绍几种不同的栅极驱动 器(标准保护和基本隔离式驱动器)。

对于大于200kHz 的超快开关(例如矩阵转换器)、净传播延迟变得更加重要。  这会影响软开关行为和损耗。