This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXB0304:接收器内部 PD 电阻器

Guru**** 2468460 points
Other Parts Discussed in Thread: TXB0304, SN74AXC4T774

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1544698/txb0304-receiver-internal-pu-pd-resistors

器件型号:TXB0304
主题中讨论的其他器件: SN74AXC4T774

工具/软件:

嘿、我想使用 txb0304 作为 JTAG 接口、将我的 JTAG 接头连接到 i.mx93 处理器。 我使用 3.3V 到 1.8V 的移位器

LS 的输出为 TDI、TCK 和 TMS、而输出 TDO 通过缓冲器 (NC7WZ17P6X) 连接到接头

数据表中显示:

这意味着最好不要放置外部 PU/PD 电阻器。

但 IMX 处理器具有内置 PU/PD:

处理器的 GPIO 参数为:

那么、可以将 txb0304 用于我的应用吗? 或者、我应该尝试不同的电平转换器(如果可以,有什么建议吗? 也许是 sn74axc4t774)

您还能向我展示有关如何计算我的参数是否符合要求的完整指南吗?  

提前感谢  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael:

    我们的 TXB 产品支持专家一直到星期一。 请预计响应会延迟。  

    此致、

    Tyler

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael:

    我建议查看 TXU0x04 以对 JTAG 信号进行电平转换。 TXU 是一款固定方向转换器、其通道配置为与 JTAG/ SPI/ GPIO 型号类似。 如有任何其他问题、敬请告知。  

    此致、
    插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、我来看看这个设备。  

    如帖子中所述、将 TXUx04 与 i.mx93 处理器连接时、我需要考虑任何特殊注意事项?  

    谢谢  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael:

    本应用手册应从较高层的角度介绍此主题: https://www.ti.com/lit/an/spradm1/spradm1.pdf?ts = 1753803512702&ref_url=https://www.253A%252F%252Fwww.ti.com%252Fproduct%252FTXU0304

    此致、

    插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢。  

    关于 txb0304 的最后一个问题是、  

    关于初始状态、如果 I 提供 VCCA 和 VCCB 并使 OE 保持低电平 (PD)、并且我使用 FPGA 控制 OE、但我仍将 OE 保持为低电平、输出是否保持高阻抗? 还是仅在 t_disable 时间之后?

    Im 询问此问题是因为我将其中一个缓冲器输出连接到处理器的 I/O、并且存在电平转换器开启(OE 低电平)且处理器关闭的情况

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Michael:

    关于初始状态、如果我提供 VCCA 和 VCCB 并将 OE 保持为低电平 (PD)、并且我使用 FPGA 控制 OE、但我仍然保持 OE 为低电平、则输出保持高阻抗? 或仅在 t_disable 时间之后?

    可通过 OE 引脚来控制 I/O 的状态。 在任何时候将其驱动为低电平、I/O 将被禁用。 同样、器件支持 IOFF、当一个电压域 (VCCA 或 VCCB) 断电并为 0V 时、I/O 也处于高阻态。  

    此致、

    插孔