This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TIDA-010933:uinv_dcdc_settings.h 和 uinv_dcac_settings.h 中定义的常量和系数值—这些值来自哪里? 我们是否需要使用任何 TI 软件工具来生成或计算它们?

Guru**** 2576215 points
Other Parts Discussed in Thread: TIDA-010933, SFRA

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1573289/tida-010933-the-constant-and-coefficient-values-defined-in-uinv_dcdc_settings-h-and-uinv_dcac_settings-h-where-do-these-values-come-from-do-we-need-to-use-any-ti-software-tools-to-generate-or-calculate-them

器件型号:TIDA-010933
主题: SFRA 中讨论的其他器件

工具/软件:

目前、我正在根据 TIDA-010933 参考设计学习和设计数字电源。 我已导入下图示例源代码是 F28P55X、如下所示

我有一个问题是: 在 uinv_dcdc_settings.h 和 uinv_dcac_settings.h 中定义的常量和系数值—这些值来自哪里?

我问题的重点是关于常量 uINV_SPLL_Coeff_B0、该常量定义为 166.974338481427。
我想知道此值的来源以及为什么它必须准确为 166.974338481427。

 还请告知 — 我想了解 TI 的整体生态系统和软件工具 、以便设计数字电源产品、无论是关于数字补偿器设计还是任何其他与设计相关的产品、谢谢。

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、 Pheerawat、
    在实验室测试期间调整了最终 PI 系数。
    对于 PLL 系数、我们阅读了本文档 https://www.ti.com/lit/an/sprabt4a/sprabt4a.pdf 、其中介绍了其工作原理。 如果这还不够、我可以在该主题中添加我们的 AC/DC 专家。
    此工程不使用和专用工具进行调优。 但我们有 SFRA 工具。 它对于设计控制环路非常强大: https://www.ti.com/tool/SFRA

    谨致问候、Seva。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我还有其他问题:
    在 TI 的数字电源设计中、SFRA 方法用于将代码嵌入到固件中以生成小信号、用于观察和调整控制环路的性能。

    这是否意味着我不需要使用等外部频域测量仪器 Omicron Bode 100 、因为 SFRA 功能已经可以在内部执行此测量? 还是这种手段仍然是必要的?

    此外、是否可以将基于 SFRA 的方法应用于 多拓扑 设计、它是否被认为是频率响应分析和环路调优的最可靠方法?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、 Pheerawat、
    无需任何外部组件。 您只需在工程中实现几行代码。 SFRA 将一些信号注入转换器的占空比值、并使用 MCU 的常规测量来收集响应、然后将其传输到 SFRA 工具。  
    我没有在多拓扑设计中使用该工具的经验。 但一般来说,如果您的阶段在 BW 中存在显著差异,则应该没有问题。 例如、如果将 48V 电池连接到 LV 输入、它们的电流环路的带宽应比高压侧的 PFC 电压环路高~5-7 倍。 请注意、耦合高压和低压总线的 CLLLC 级具有固定频率、无调节。  

    谨致问候、Seva。


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、让我提出更多问题:
    听从您的建议:如果我首先设计和调整 LV 级、并获得适当的交叉频率 (fc) 或 fbw @ 3kHz、那么对于 HV 级调优、我是否应该以 428Hz 至 600Hz 范围内的 fc 或带宽为目标、以便按照建议保持~5–7 倍、从而确保多级系统设计的稳定性? 我是否正确理解了这一点?

    此外、还有一个问题—软件补偿器设计中的“KDC"值“值来自哪里?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、您的理解是正确的。
    如果的 fc 为~3kHz、直流链路电压环路应约为 500Hz 或更低。 我认为现有 SW 具有相似的带宽。 Riccardo 是 ACDC 的设计师,并将很快在这里回复您。
    对于 软件补偿器设计、您需要在单独的主题中提问、以重定向到此工具的专家。

    谨致问候、Seva。


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢您确认我的理解是正确的。
    我将打开两个新主题、如下所示:

    1.关于直流 — 交流端口的新问题—请让 Riccardo 回复我。

    2.有关软件补偿器设计器工具的问题,感谢您将这些问题重定向给专家。

    非常感谢您的支持。 非常感谢。