大家好、
该图是 TIDA-01525的电压控制电流镜电路图。
我想在1~15A (wannabe 1~20A)可调节电流范围内将 Rload 配置为大约3.5V LED。
PVDD、AVDD、VDAC 的最大值为5V。
1.假设 Q2和 R3的功率足够大、是否存在可应用的最大 IOUT 和瓦特限制？
(或受 Iset2和 Imir 放大比的限制)
2.如果可能，此配置的主要考虑因素是什么？
3.您能为此建议一个设计吗？
谢谢你。
嗯
嗨、Hoo、
Iout 将受到 PVDD 提供的余量的限制。 RLOAD、R3和 Q2上存在压降。 您说 LED 为3.5V、因此 R3和 Q2上的压降仅保留1.5V。 如果电流为20A 、R3将需要非常小(在 mΩ μ A 范围内)。 您还需要降低 VDAC。 我附加了一个仿真、您可以使用它 来测试不同的值。 增大 AVDD 和 PVDD 意味着 R3会更高。
e2e.ti.com/.../TIDA_2D00_01525_5F00_e2e_5F00_20A.TSC
最棒的
Katlynne Jones
嗨、Hoo、
本参考设计的这一部分介绍了该系统中的一些错误：
您将需要选择 偏置电流远低于基准电流(通过 R1的电流)的轨到轨运算放大器。 放大器的失调电压误差也会导致输出失调电压、因此也应将其降至最低。
请参阅下面的仿真。 您将看到、在我之前分享的示例仿真中、输出电流将以高于1.5V 的 VDAC 饱和。
当 AVDD 和 PVDD 为5V 时、VSET 将无法达到5V。 这会在 R2上留下空余、因此您可以看到 VSET 最终停止增大、A1的 Vout 达到其5V 的 AVDD。 在我的示例中、这发生在3.75V 的 VDAC 上。
在我的示例中、A2的 Vout 也会在 A1之前饱和。 在 VDAC 为1.5V 时、R3、Q2和 Rload 的压降达到5V。
这两种情况之一将是设计的限制因素。
最棒的
Katlynne
您好 Katlynne、
感谢您的回复。
您的仿真对我非常有帮助。
这基本上是一个问题、
A1的输入和输出分别连接到 Q1的栅极和源极。
简单地说、MOSFET 的栅极和通道之间有一个绝缘层、因此我认为 A1将处于开环状态。
但是、实际电路通过 Q1的栅极和源极、形成闭环(负反馈)。
我知道这是由于 Q1的栅极和源极存在 IGSS (栅源极泄漏电流)。
我的理解是否正确？
2. 考虑对我的目标进行修改时，我认为 Q1的选择并不十分重要。
但是、实际镜像的高电流 Q2似乎需要考虑很多。
选择 Q2时、要检查的主要规格是什么？
如果有合适的 TI 产品、建议使用。
3. 我想对 R3使用5m Ω 1% 100W。 非常小的 R3值是否会导致任何问题？
谢谢你。
嗯
