This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TIDA-00792:BQ7694000

Guru**** 2595805 points
Other Parts Discussed in Thread: BQ76200, TIDA-00792, BQ76940

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/922530/tida-00792-bq7694000

器件型号:TIDA-00792
主题中讨论的其他部件:BQ76200BQ76940

您好相关人员

我正在使用 bq76940设计电池供电系统。 我使用12节串联电池构成总电压50.4V。我遵循了采用 bq76940原理图(TIDA-00792)的 TI 评估板设计。 我使用 Infineon 的两个 MOSFET 使用两种不同的充电和放电路径。 我使用了 bq76200 FET 驱动器。 问题是 MOSFET 的关断时间很长,大约2-2.5秒(导通时间很好)。 在调试之后、我意识到我在原理图中犯了几个错误、如下所示。

1-     不使用 CP_EN 引脚、但保持悬空(未接地)

2-     不使用 PMON_EN 引脚、但保持悬空(未接地)

3-     不使用 PCHG_EN 引脚、但保持悬空(未接地)

4 -  即使其功能未被使用、也连接了 PACKDIV 引脚。  

 

这些引脚是否会影响 MOSFET 的关断时间? 因为在 bq76200的数据表文件中、第10页的几行显示、由于电荷泵、关断时间不能缩短。 这些行如下所示。

 

“当 CP_EN 和 CHG_EN 和 DSG_EN 信号均为低电平时,电荷泵将关闭。 电荷泵没有被主动驱动为低电平,而 V (VDDCP)电容器上的电压被动泄放。”

 

如果我错了、请纠正我的问题。 请向我推荐这种高关断时间的潜在原因。 我将电路原理图的一部分附加到您的旁边。 谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Imran:

    BQ76200的 xxx_EN 引脚具有内部下拉电阻器、因此不一定需要被拉至低电平。  如果没有布线、则信号耦合很少、但引脚具有高阻抗、如数据表中所示。  有时、设计人员更愿意将这些输入直接或通过电阻器连接到 GND。

    CP_EN。  可以希望控制此情况、以便电荷泵充满电、并在 CHG_EN 或 DSG_EN 置为有效时准备就绪。

    2、3。 PMON_EN 和 PCHG_EN 不应影响开关

    4. PACKDIV 不应影响开关。  下拉正常。

    原理图链接损坏。  应用手册 https://www.ti.com/lit/pdf/slua794 可能对了解器件行为非常有帮助。  DSG 缓慢关闭的常见原因包括:

    • PACK 引脚与放电 FET 源(PACK+)断开连接
    • PACK 引脚上的长时间恒定滤波器
      • 建议使用100欧姆的大电阻器
      • 大电容器、建议最大值为10nF
      • 滤波器不是运行所必需的、但可用于抑制瞬变。  可以使用其他瞬态抑制方法。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我随附电路图。 我认为我没有犯任何导致 DSG 低电平关闭的常见错误。  您可以看到 PACK 和 PACKDIV 连接在一起会影响关断时间吗? 提醒一下、我使用两种不同的充电和放电路径。 在调试过程中花费了大量时间之后、我仍然无法缩短关断时间。 在为正确的原理图订购新 PCB 之前、我希望确保关闭时间正常。 请提供帮助。谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Imran:

    原理图仍然显示了一条断开的链路。 请查看任何发布提示、我不确定提供了哪些说明。

    将 PACK 和 PACKDIV 连接在一起是不常见的、但除了向 PACK 引脚添加电容外、我不会指望它会减慢关断速度。  使用一个小电阻器将 PACK 引脚连接到系统的 PACK+网络(放电 FET 的源极)应该是重要的电路特性。  当然、DSG 必须通过电阻器连接到 FET 栅极。

    我同意、您希望在承诺使用新 PCB 之前证明您的原型成功。  请检查任何说明并再次发布、用户通常会将图片作为媒体插入或插入文件。