• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 133 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 可能的 DP83825I 数据表拼写错误

admin
Guru**** 2589265 points
Other Parts Discussed in Thread: DP83825I

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/774065/possible-dp83825i-datasheet-typos

主题中讨论的其他器件：DP83825I

我不确定这是否是发布此内容的正确位置、但 DP83825I 以太网 PHY 数据表中似乎存在许多错误。 对于这么新的东西来说不是意外的

我认为图5中标记为 T2的值应标记为 T4。

根据文本：

表8中位5的文本似乎错误：

如果这不是发表此类内容的适当场所、我深表歉意。

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    -如图5所示、它是 RMII 时序表中的 T2。

    表8中位5的说明应如下：

    5. 自协商结束 RO 0 自协商结束：
    1 =自协商过程完成
    0 =自动协商过程未完成(仍在处理中、禁用或复位)

    此致、

    Hung Nguyen

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Nguyen：

    那么、您是否同意图5中标记为 T2的值真正应该标记为 T4？ 我应该提到、图4还有一个标有 T2的值、看起来与文本一致。

    这很重要、因为我需要为 RX_D、RX_ER 和 CRS_DV 配置 FPGA 输入延迟。 如果图5中的 T2是正确的标签、我无法这样做、因为它只有一个最小值。

    谢谢、
    Dave
  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 David：

    在图5中、显然 T2应标记为 T4。 T2和 T4的描述分别针对 TX 引脚(RMII 发送)和 RX 引脚(RMII 接收)。

    此致、

    Hung Nguyen
  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Nguyen、

    您非常有帮助。 现在、我将该芯片与 FPGA 配合使用、它非常适合我们的应用。 我现在唯一关心的是，未来几个月它是否会投入生产。

    谢谢、
    Dave

    注意：如果我的名字被后退、请随时更正我。
  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Dave、

    我无法披露我们的生产计划。 请联系销售或营销团队。

    我将继续并关闭该线程。 如果您需要进一步的技术支持、请打开一个新主题。

    此致、

    挂起