This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TINA/Spice/TIDA-01487:TIDA-01487

Guru**** 1648550 points
Other Parts Discussed in Thread: TINA-TI, SN7404, SN74HC08, SN74HC32, TIDA-01487
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/778627/tina-spice-tida-01487-tida-01487

器件型号:TIDA-01487
主题中讨论的其他器件:TINA-TISN7404SN74HC08SN74HC32

工具/软件:TINA-TI 或 Spice 模型

在 TIDA-01487原理图中、SN74LVC2G132DCTR、 SN74LVC2G07DBVR、 SN74LVC2G04DBVR、 SN74LVC2G08DCUR 和 SN74LV32APWR 用于 总线仲裁逻辑。 您能否告诉我、如果我们仅 在经典 CAN (最大速度为1Mbps)中使用此总线仲裁逻辑、而不是 CAN FD、我是否可以使用 SN7404、SN74HC32和 SN74HC08作为我们产品设计指南中的原理图? 谢谢。

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我们使用了 LVC 系列、因为逻辑门内的传播延迟时间较短、可实现高达5Mbps 的 CAN FD 速度。 您是对的、使用较低的 CAN 速度时、您可以使用替代器件-假设它们与电压电平匹配-但我们没有对其进行仿真。

    为此、您可以下载仲裁逻辑的仿真文件(它们与 TINA-TI 配合使用)并仿真替代逻辑以实现较低的 CAN 速度。

    要访问仿真文件、请访问 www.ti.com/.../TIDA-01487 并查看网站底部的"模型"和"开发工具"。

    此致、
    Thomas
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Thomas。

    我在"模型"中下载了仿真文件并进行了仿真、我发现 U8的延迟时间为180ns、U11为210ns。 它们为什么不同?

    第二个问题是:根据仿真波形、 CAN 总线仲裁逻辑电路的目的是防止 TX1在 CAN 总线进入显性状态(RX1/TX2的电平为0V)时转换显性状态(TX1为0V)、这是否正确? 谢谢。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    有关延迟时间的问题:TI 设计指南( 2.4.3节中的 www.ti.com/.../tidudb5a.pdf)实际上显示了210ns 的两倍、因此我最终使延迟时间对称。 我们在发布 TI 设计后的稍后时间添加了仿真文件、因此我们测试了不同的时序、并提前引入了30ns 偏移。

    CAN 总线仲裁逻辑的第二个问题。 正确的、仲裁逻辑应该防止任一端卡在显性状态、因为 CAN 收发器回路返回它们正在传输的信号。 一旦发送显性状态的一侧、该显性状态就会在 RX 信号上环回。 然后仲裁逻辑阻止环回 RX 信号到达发起方侧。

    此致、
    Thomas