This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6657

Guru**** 2578945 points
Other Parts Discussed in Thread: TMS320C6657

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/851705/tms320c6657

主题中讨论的其他器件:TMS320C6657

尊敬的

下面提到的控制器的时序参数是 DSP 所必需的--使用 Hyperlynx (分析工具)进行 DDR3 intewrface 分析的,这些参数被认为是在控制器数据表中定义的。

1. tACCSkew ----  

1. tACCSkew ---- 从 CK 下降到 Addr/Cmd/CTL 的输出延迟偏斜(+/-)

tCKDQS---  从 CK 上升到 DQS 上升的输出延迟偏斜(+/-)

 三、DQSDQQ --- 从 DQS 到 DQ 的输出延迟偏斜(+/-)

四 、技术发展战略--- 最小 DQ 至 DQS 建立时间、1/4周期 DQS 移位

5. 人权与发展委员会---- 最小 DQS 至 DQ 保持时间、1/4周期 DQS 移位

请提供有关这些参数和参考文档的建议。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    这些信息可在处理器数据表、第5.7.7节 DDR3存储器控制器电气数据/时序、DDR 芯片数据表和 DDR3 JEDEC 规范 JESD79-3C 中找到。

    此致、
    Yordan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的

    第5.7.7节说明如下:

    DDR3存储器控制器电气数据/时序
    《KeyStone DSP DDR3实现指南》将完整的 DDR3接口解决方案指定为
    以及兼容 DDR3器件的列表。 中完全指定了 DDR3电气要求
    DDR3 JEDEC 规范 JESD79-3C。 TI 已对执行了仿真和系统特性描述
    确保满足此解决方案中的所有 DDR3接口时序;因此、没有电气数据/时序信息
    提供的电源。

    我的问题是、如果没有为接口提供电气数据//时序信息、如何在 Hyperlynx 中生成控制器的时序模型(TMS320C6657)以进行仿真。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我想您可以将 IBIS 模型用于 TMS320C6657:
      http://www.ti.com/product/TMS320C6657/toolssoftware

    此致、
    Yordan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的

    我不知道如何从 IBIS 模型中提取时序参数。

    对于 MPC8377等其他处理器、数据表中提到了计时参数。 因此、在我看来、这些应该在数据表中。

    如果您可以帮助从 IBIS 模型中提取时序参数、以便使用 Hyperlynx (DDR 分析)进行仿真。 好极了。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我没有 IBIS 模型的相关经验。 但是、我找到了 DDR3 JEDEC 规范 JESD79-3C 规范的版本:
     http://mermaja.act.uji.es/docencia/is37/data/DDR3.pdf

    有关 DDR3-800至 DDR3-1600的信息、请参阅第12节"电气特性和交流时序"以及第13节"电气特性和交流时序"。

    如数据表中所述、TMS320C6657 DDR3控制器应完全符合 DDR3 JEDEC 规范 JESD79-3C。

    此致、
    Yordan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Misba、Yordan、

    我们不为 DDR 接口提供这些时序参数。 此外、DDR 接口的 IBIS 模型未针对计时分析进行校准。 它们仅用于信号完整性分析。 文档《了解 TI 基于 PCB 布线规则的 DDR 时序规范应用报告》(SPRAAV0A)中介绍了此支持模型的原理,该文档可通过以下链接获取。 具体适用于 C6657的详细说明也可在 KeyStone 器件的 DDR3设计要求应用报告(SPRABI1C)中找到、并提供以下链接。
    Tom