This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TINA/Spice/TPS709:最大输出电容

Guru**** 2611385 points
Other Parts Discussed in Thread: TINA-TI, TPS709

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/817154/tina-spice-tps709-maximum-output-capacitance

器件型号:TPS709
主题中讨论的其他器件:TINA-TI

工具/软件:TINA-TI 或 Spice 模型

TPS709的技术规格表规定、负载电容的最大值应该少于47uF。   但是、从 TI 网站下载 Spice 模型并实例化 TPS70912宏后、TINA-TI 仿真在负载侧超过1000uF 时几乎不会出现不稳定情况。   我将使用一个120电阻器(10mA 负载)为输出负载并联一个以25Hz 速率灌入0至140mA 的电流源。  我有一个3.3V 电源、在输入上使用1uF 电容为稳压器供电。   非常简单的电路。   我将使用5个不同的电容器、因为这是为 FPGA 的一个负载供电。   我实际上只需要101uF 的 FPGA、但由于规格表中规定的最大值为47uF、因此如果我们需要不同的稳压器、我想了解对稳定性的影响。  如有任何意见,请提出。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、

    供参考、我们的一个团队将对此进行研究。

    Herman

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、

    很抱歉耽误你的答复。 您能否与我们分享您的项目(.tsc 文件)? 这将帮助我们了解您如何观察系统的稳定性。  

    谢谢、此致、

    Arpan Gupta

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../TPS70912_5F00_sch.TSC

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、

    我已经了解 了 TPS70912 PSpice 模型的内部实现。 我们在数据表第13页中看到的 LDO 环路在模型中完全未实现。 不包含环路误差放大器和导通 FET。 模型实现主要侧重于显示器件的压降特性。 因此、我们无法观察输出电容值对环路稳定性的影响。 这是 TPS70912 PSpice 模型的限制。

    谢谢、此致、

    Arpan Gupta