• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 224 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TINA/Spice/TPS50601-SP：在主/从交错集中使用 IC 时、如何选择补偿值/预测带宽？

admin
Guru**** 2535750 points
Other Parts Discussed in Thread: TINA-TI

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/653608/tina-spice-tps50601-sp-how-to-choose-compensation-value-predict-bandwidth-when-ic-is-used-in-a-master-slave-interleaved-set

器件型号：TPS50601-SP
主题中讨论的其他器件：TINA-TI

工具/软件：TINA-TI 或 Spice 模型

我希望使用两个 IC 来定义交错模式下使用的 TPS50601的带宽/相位裕度。我有一个部件的 TINA 平均模型。 对于交错情况、第二个 IC 模型并联使用是准确的。 (每个 IC 具有单独的电感器)。

  • 0
    TI__Guru**** 2535750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Timothy、

    我将与团队讨论您的问题、并就此向您回复。

    谢谢、此致、
    Saket
  • 0
    TI__Guru**** 2535750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Timothy、

    是的、正确的、您可以使用与单独电感器并联的第二个 IC 模型等
    但是：
    您必须确保只有一个反馈环路(如果您以500kHz 频率运行并使用内部时钟、则为主器件)
    相位1的 COMP 引脚必须连接到相位2的 COMP 引脚
    第1相的 Vsense 必须连接到第2相的 Vsense
    同步相位1必须连接到相位2的同步
    主器件的 RT 引脚必须保持开路(未组装)、然后 SYNC 引脚将成为输出
    从器件的 RT 引脚必须装配适当的开关频率。
    相位1的 SS 引脚可连接到相位2的 SS 引脚
    相位1的使能引脚/连接到相位2的使能引脚、因此只有一个使能引脚。
    希望这能解决您的问题。