• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 210 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TINA/Spice/CSD15380F3：如何仿真 FET 的上升/下降时间

admin
Guru**** 2535750 points
Other Parts Discussed in Thread: TINA-TI, CSD15380F3

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/651800/tina-spice-csd15380f3-how-to-simulate-rise-fall-time-of-fet

器件型号：CSD15380F3
主题中讨论的其他器件：TINA-TI、

工具/软件：TINA-TI 或 Spice 模型

您好！

我已占用 FET (CSD15380F3)的上升/下降时间。 但仿真结果和数据表规格不同。

在数据表中、测试条件为 VDS=10V、Vgs=4.5V、Rg=0Ohm、Ids=0.1A。  上升时间为1ns、下降时间为7ns。  

因此、在仿真中、我  分别将0Ohm 和100Ohm 连接到 FET 的栅极和漏极。  Vds 为10V、Vgs 为4.5V 脉冲。(我将 Vgs 的上升/下降时间设置为1ps。)

但在我的仿真结果中、上升时间为1.6ns、下降时间为1.6ns。

我的仿真设置有什么问题？

如何仿真 FET 的上升和下降时间？

  

  • 0
    TI__Guru**** 2535750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我们的团队成员之一将对此进行研究、但这将在新年假期之后进行。

    新年快乐！
  • 0
    TI__Guru**** 2535750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    我们的 MOSFET SPICE 模型创建人员提供的有关上升和下降时间的信息：

    该器件专为需要极小负载电容(Ciss < 10pF)的负载开关应用而设计。  开关特性未建模。  但是、在100欧姆负载电阻下测得的开关波形如下所示。  问题是用于测量开关的电路板比器件具有实际电感和更多寄生电容！  因此、调整 SPICE 中应用的栅极脉冲特性(trise=4.1n；tfall =9n)并在测量板的某些 L 和 C 中添加、我们得到了测量的与建模的波形、如下所示。

    建模的趋势时间相当接近、而建模的下降时间仍然显示一些误差。  我不确定测量导致的误差有多大以及实际误差有多大。  由于该模型包含相当准确的 Ciss/Cos/Crss 和 VT 表示、因此我怀疑该误差与测量板寄生效应有关、而不是与器件模型有关。

    此外、数据表的上升/下降/延迟时间未考虑电路板寄生效应。  因此、数据表给出了悲观的上升和下降时间。  

    这是使用的 SPICE 电路。  寄生 C’s 和 L’s 是估算值。  测量中使用了 Rload = 100欧姆。

    谢谢

    Ranjani