请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TIDA-01021 主题中讨论的其他器件：LMX2594、 LMK04828
您好！
在文档 "多通道 JESD204B 15GHz 时钟参考设计(修订版 A) "中、
"由于 LMX2594器件正在主控模式下使用、SysRefReq 信号需要处于逻辑高电平。 为了确保这一点、相应的 SDCLKOUT 引脚被有条件地置为低电平。 在将该信号馈送到平衡-非平衡变压器之前、会交换差分对的正负信号。 这种交换在平衡-非平衡变压器输出端提供连续的高电平逻辑、并用作 SysRefReq 信号"
您能否确认这一点、因为我在 LMX2594数据表中找不到信息。 JESD204B 标准是否暗示了这一点？
查看 原理图、我遵循 U1=LMK04828的引脚3。 它是 SDCLKout1+。 它被路由到 U23=DS90LV028AQMA 的引脚4。 因此，这符合上文的说法。
另一方面、查看 CAD 文档、原理图是可以的、U1的引脚3连接到 U23的引脚4。 但是、在 PCB 中、假设插入了 R27和 R287、U1的引脚3会连接到 U23的引脚3。
我应该参考哪一个？ PCB 模块原理图？ U1.3 -> U23.4 或 U1.3 -> U23.3？
此致
