[参考译文] TIDA-01021：LMK04828、LMX2594

您好！

在此设计中、LMK04828在 PLL 模式下工作、以生成 FPGA 时钟和 SYSREF。 因此、它会将 PLL 噪声添加到 DCLKout 信号中、这不是 LMX2594的干净基准信号、以实现其最佳性能。

LMX2594s 的 OSCin 信号是来自 LMK61E2的 LMK04828和 LMK00304的缓冲输出、这些输出具有恒定延迟、并且增加了可忽略的噪声。

TIDA-01021参考设计还为 LMX2594的 OSCin 提供 DCLKout 信号。 当 LMK04828用于具有高性能外部时钟输入的分配模式且不会增加噪声时、可以实现此配置。 在这里、LMK00304将被旁路掉。

谢谢！

此致、

Ajeet Pal

您好！
是的、可以在 LMK04828和 OSCin 信号(来自 LMK61E2/VCXO /外部基准)之间放置 LMK00304、并为 LMK04828和 LMX2594s 提供基准信号。
但是、该设计具有各种选项、不适合如上所述的 LMK00304：
在 LMK04828的双环路配置模式下、如果外部基准想要在 PLL1中锁定板载 VCXO、则 LMK00304不需要传入 LMK04828和 OSCin 信号之间。
2.提供了旁路/移除 LMK00304并使用 R262/R263/等 在分频模式下分配 LMX2594的 OSCin 的选项。 尚未经过测试。

谢谢！
此致、
Ajeet Pal