This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PMP20199:使用 PMP20199时输出电压中的高纹波

Guru**** 2577385 points
Other Parts Discussed in Thread: PMP20199, UCC28700

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/732649/pmp20199-high-ripple-in-output-voltage-using-pmp20199

器件型号:PMP20199
主题中讨论的其他器件: UCC28700

您好!

我将 PMP20199参考电路用于我的项目。

在 TP3和 TP4上测量的输出电压中、纹波约为12V。 其范围为57V 至45V。 此外、在 T1的第二2级、电压范围为3.6V 至0V。 关闭时间约为500ms。 我认为 UCC28700将进入欠压锁定(UVLO)状态。 所有值和器件与原始基准电路(PMP20199)保持不变。

在 UCC28700数据表中、CVDD (C14)的建议值0.047uf 至1uf、根据我的计算、RLC (R5)应为2.89k Ω。

此外、如果我对电路进行以下更改、还请告诉我会发生什么情况:

1.使 C14 = 1uF。

2.更改 R5 = 2.87k 欧姆

3.将 R3的值从30.1k 更改为75k。

请建议我如何调试该板。

提前感谢您。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mikha、

    同时查看 VDD 波形、开关波形(例如栅极驱动或 VDS 或次级绕组电压)和输出电压非常有用。   

    这将指向导致关断的原因。   

    如果在开关停止时 VDD 降至关断阈值、则需要调整初级偏置电路。  更大的 VDD 电容可提供更长的保持时间、因此下降到1uF 可能不起作用。  然而、10uF 与30个串联电阻的组合可能太高的时间常数、无法在极轻的负载下使 VDD 保持充电、因此我可以看到、降低30欧姆或10uF 值可能会产生影响。

    另一种关断机制是 OVP。  如果在开关停止时 VDD 不接近关断阈值、但输出浮动更高、则这可能是关断源。  在输出上施加一个小的预载电阻可以防止输出电压在无负载时浮动在更高的位置。

    谢谢、

    Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Brian、

    我再次检查我的电路、显然我使用30.1k 欧姆代替 R3的30.1k 欧姆。 我将其更改为33欧姆、因为这是最接近的值并且工作正常。 PWM 控制器已停止复位并按预期工作。 感谢你的帮助。

    )

    此致、

    Mikha。