This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 信号的 PSpice 可变延迟、基于第二个信号源

Guru**** 657500 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1243813/pspice-variable-delay-for-a-signal-based-on-a-second-source

我为非线性相关电流源实现了该公式。

在 LTSpice 和 Altium Simulation 中:

delay(V(Out2 ), V(Out1 )),这可以正常工作。

对于 TI PSpice、我尝试使用具有2个输入的 ABM 并尝试使用 tdelayT1、但这会给我带来错误。

PSpice

我还可以使用其他形式吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Uwe:

    您是否已生成网表? 屏幕截图不清晰。

    -jc

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 JC:

    这是由 Altium Designer 生成的网表。  

    simulation_project -复制(变量:无变化)
    *SPICE Netlist 在2023年7月3日11:34:35上由高级 SIM 服务器生成
    .options 混合已生成

    *原理图网表:
    bb1 Out4 0 i=delay ((V (Out2)* EXP ((-1)*(v (Out1)^2))、v (Out3))* EXP ((-200)*(v (Out3)))
    RR1 0 Out1 1K TC1=0 TC2=0
    RR2 0 Out2 1K TC1=0 TC2=0
    RR3 0 Out4 1 TC1=0 TC2=0
    RR5 0 Out3 1k TC1=0 TC2=0
    VV1 Out1 0 DC 0 PWL (0 9.7u 0 9.8u 1 22u 1 22.1u 0)交流1 0
    VV2 Out2 0 DC 5 SIN (0 1 300k 10U 0.1 0) AC 1 0
    VV3 Out3 0 20u 交流1 0

    .probe{V (Out4)}=plot (1)=axis (1)=units (V)

    *所选电路分析:
    .DC V1 1 10 1
    .ac DEC 10 1K 1G
    .TRAN 100N 2.2ms 0 100N
    停止
    控制
    扫描 V3 0 2m 200u
    .ENDC

    结束

    BB1是 包含延迟命令的非线性相关电流源、该命令 应用于 V1和 V2的组合。

    延迟本身由 V3控制。

    -Uwe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Uwe:

    您愿意与我们分享您的 PSpice 项目吗?

    谢谢。
    简体中文

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 JC:

    我已将 PSpice 项目附件

    e2e.ti.com/.../VARIABLE-DELAY.DSN

    此致、

    乌韦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Uwe:

    JC 将在明天回来。  

    大卫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Uwe:

    仿真期间没有收到错误。 只是从 IN1到 OUT+/-之间没有延迟。 这是您观察到的情况吗?

    谢谢。
    简体中文

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Uwe:

    有任何意见吗? 下面是我的结果:

    您能否分享其他仿真器的结果?

    谢谢。
    简体中文

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 JC:

    过去2周、iwas 在 PTO 上。

    我尝试对可变延迟进行仿真。 结果与 LTSpice 或 Altium Spice 等其他仿真器不同。 都显示了下面的结果、

    但我使用了 LTSpice 中的 v=delay(v(input),v(delay)和 Altium 中的 delay(v(input),v(delay))函数。

    此致、

    乌韦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Uwe:

    遗憾的是、ABM 不支持延迟分量。 只能创建固定延迟、例如: delayt1 (v (x)、 )。

    抱歉。

    -jc