• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 317 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PSPICE-FOR-TI：有限信号绘制

admin
Guru**** 2604665 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1349872/pspice-for-ti-limited-signal-plotting

器件型号：PSPICE-FOR-TI

我已将多个晶体管模型导入到我从 TI 下载的 PSpice for TI 仿真模型中。  因此、我似乎被限制为一次最多只能绘制3个信号。  

1.为什么我们有这样的限制?  它似乎限制性很强。

我在原理图上放置了所需的3个信号的标记、然后运行仿真。  我可以绘制这3个信号、但如果我删除这些信号并尝试绘制不同的3个信号、我将无法绘制。  在原理图上放置更多的标记是行不通的、而且当我尝试向图中添加迹线时、我的信号列表中似乎没有我需要的信号。  我的数据收集的仿真设置设置为除内部子电路外的所有信号、但我看不到列出的所有信号。  绘制多个波形的唯一方法似乎是、我更改我具有的3个探头、并每次重新运行仿真。  仿真运行需要很长时间、因此非常耗时。

2.如何在不重新运行仿真的情况下绘制多个波形(三组)？  您可能不想听到这个声音、但 LTspice 使用起来要容易得多、并且没有此限制。

  • 0
    TI__Guru**** 2604665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Russell：

    是的、3 (如果您是最新的下载、应该是4)限制。  

    如果您是最新版本、内置库中包含许多不会导致此问题的内置晶体管。

    或者、您可以使用也不会导致此行为的理想化晶体管。

    如果找不到真正需要的晶体管、则必须重新运行。 您可以保存结果、然后附加要组合的波形。

    大卫

  • 0
    TI__Guru**** 2604665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    为什么有这个限制？ 是否与 Cadence 签订了某种许可协议？  这确实限制了 PSpice for TI 的实用性。  您是否正在努力使其发生更改？

    我还有一份付费的 PSpice (版本17.2-2016)、但当我尝试打开 TI 设计的 PSpice 时、我使用它时遇到了很多错误、并且无法打开原理图。

    不确定哪条路是我最好的前进道路。

    1.运行我的设计的多个(长)仿真、以不同名称保存输出、每个输出文件仅包含3/4个信号。  要获取我想要查看的所有信号、需要多次运行。  这将非常耗时、并且在绘制不同输出文件的信号时会很困难。

    2、尝试修复所有错误、以便能够使用我拥有的付费版本 PSpice 运行我的 PSpice for TI 设计。  我不擅长理解 PSpice 的工作方式、也不擅长理解如何解决我遇到的所有错误。

    3、再次从 TI 网站下载 PSpice 模型、但可以使用我付费的 PSpice 副本为我的应用修改该模型、而不是 PSpice for TI。  这也将非常耗时。

    UCC28950和 UCC28951 PSpice 瞬态模型(修订版 B)

  • 0
    TI__Guru**** 2604665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    该限制存在是因为 Cadence 提供其销售的商业版本的 PSpice (SPB)。 它没有此类限制。

    为了让客户能够仿真我们的器件、我们与 Cadence 合作推出 PSpice for TI、该产品允许大多数商用版本的仿真功能(包括 Monte Carlo、灵敏度分析以及标准直流和瞬态模拟)。

    我认为 TI 的 PSpice 起点是17.4我不知道17.2和17.4之间的差值、因此无法猜猜可能导致该问题的原因。 我知道 Cadence 将支持17.4(当然17.2 ),所以我也不建议在这方面与他们进行核实。

    您试图在测试台中使用什么 MOSFET？ 也许我们还能找到其中包含的同类器件。 如果我们能找到解决方法、则标记限制将不存在。 如果我们能够将其降低到仅导入的1个模型、则限制将不适用。 它仅适用于大于1个导入模型。 在最新版本中也进行了更改。

    大卫