This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5118-Q1:PSpice 仿真无法收敛

Guru**** 1624165 points
Other Parts Discussed in Thread: LM5118, TIDA-01179
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1363374/lm5118-q1-pspice-simulation-fails-to-converge

器件型号:LM5118-Q1
主题中讨论的其他器件:LM5118TIDA-01179

您好!

我正在仿真 TIDA-01179中的降压/升压转换器参考设计、但仿真失败、并出现各种收敛问题:


警告(ORPSIM-16534):对于速度级别>0、使用 ITL4的高值可能会增加总仿真工作时间。
减小最小差值以使电路收敛。
减小最小差值以使电路收敛。
减小最小差值以使电路收敛。
减小最小差值以使电路收敛。

错误(ORPSIM-15138):瞬态分析中的收敛问题,时间= 124.8E-06。
时间步长= 291.0E-21、最小允许步长= 1.000E-18

这些电压无法收敛:

V (X_U1.conv3)= 37.65uV \ 4.915uV
V (X_X3.10)= 924.83mV \ 938.30mV
V (X_X3.7)= 924.83mV \ 938.30mV
V (X_X3.4)= 924.83mV \ 938.30mV

这些电源电流无法收敛:

I (X_L1.EDC)= 37.75mA \ 37.88mA
I (X_U1.Errout)= 47.20uA \ 47.28uA
I (V_V_V_Icout1)=-102.05mA \-101.94mA
I (X_U1.XA_DFF.V2)=-19.09nA \-1.399nA

这些器件无法收敛:
X_D4_1.D4 X_D4.D4 X_D1.D1 X_D1_1.D1 X_X_X3.M1 X_X3.M2

我将  针对 LM5118启动模型使用 TI 的 PSPICE 设计作为模板。 如果我修改斜坡电阻器(R7)的值、仿真将失败。 如果我修改软启动电容器(C16)或误差放大器补偿电路(R4、C17和 C18)的值、情况也是如此。  

 

我还尝试 根据 TIDA-01179中的参考设计修改了所有值、但正如预期的那样、仿真也会失败。  

我 在这里找到了这个答案、建议更改仿真参数、但这也不起作用。  

请参阅随附的 PSpice 项目。  

e2e.ti.com/.../6431.tida_2D00_01179.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bseck、您好!

    请预计明天公众假期回复。

    此致、

    峰值

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bseck、您好!

    感谢您使用 e2e 论坛。
    您在单独的线程中找到的建议通常应降低收敛问题的风险。
    由于您仍然遇到问题、我建议简化设计:
    -不理想的 FET 或二极管可能会导致收敛问题,因此为了调试目的,我建议尝试不同的 FET/二极管模型。
    这也是 PSpice 在错误日志中提到未收敛的部分

    如果仍然看到错误、我还建议将 TIDA 设计的一些更改转回原来的 testbench、以查看何时首次弹出收敛问题。

    此致、
    尼克拉斯