This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PMP23126:-时序控制

Guru**** 1825110 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1414171/pmp23126---timing-control

器件型号:PMP23126

工具与软件:

各位同事、您好!

您能否帮助回答客户的问题:

--------------------------------------------------------

"我想知道同步整流器的最佳时序控制是什么。

DOE 初级 MOSFET 和次级 MOSFET 必须精确同步"?

--------------------------------------------------------

谢谢 Mikhail

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    各位同事、您好!

    感谢您提供任何答案。

    谢谢 Mikhail

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    各位同事、您好!

    有新消息吗?

    谢谢 Mikhail

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    米哈伊尔,对不起这里的延误。 我已经让原来的设计师看看。

    谢谢!

    R2

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    米哈伊尔、您好!

    通常情况下、在初级侧转换和 SR 上升沿之间留出一定的延迟会更好、因为 SR FET 的 VDS 不会瞬时下降。 这可确保 SR 通过 ZVS 导通。

    此致、

    Ben Lough

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ben:

    您能解释一下吗?  

    客户说:

    我不 清楚« 初级侧转换 »。

    如果可能的话、也许您的同事可以给我发送一张草图。

    谢谢 Mikhail

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    米哈伊尔、您好!

    您可以参考下面的时序图。 在 ePWM3 (SR PWM 信号)和 ePWM2 (初级侧 PWM 对之一)之间插入了上升沿延迟。 我的意思是、初级侧首次导通时、初级侧开关节点需要一些时间才能从 Vin 转换到 GND 或从 GND 转换到 Vin。 您希望等待此转换完成、然后再打开 SR。 这样、在您开启 SR FET 之前、SR 的漏极到源极两端的电压已经驱动至0V。 如果没有延迟、则 SR 具有不必要的导通损耗。  

    此致、

    Ben Lough